RTEMS 6.1-rc4
|
ECC_CTRL - ECC Control Register | |
#define | XECC_ECC_CTRL_ECC_EN_MASK (0x1U) |
#define | XECC_ECC_CTRL_ECC_EN_SHIFT (0U) |
#define | XECC_ECC_CTRL_ECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_ECC_EN_SHIFT)) & XECC_ECC_CTRL_ECC_EN_MASK) |
#define | XECC_ECC_CTRL_WECC_EN_MASK (0x2U) |
#define | XECC_ECC_CTRL_WECC_EN_SHIFT (1U) |
#define | XECC_ECC_CTRL_WECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_WECC_EN_SHIFT)) & XECC_ECC_CTRL_WECC_EN_MASK) |
#define | XECC_ECC_CTRL_RECC_EN_MASK (0x4U) |
#define | XECC_ECC_CTRL_RECC_EN_SHIFT (2U) |
#define | XECC_ECC_CTRL_RECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_RECC_EN_SHIFT)) & XECC_ECC_CTRL_RECC_EN_MASK) |
#define | XECC_ECC_CTRL_SWAP_EN_MASK (0x8U) |
#define | XECC_ECC_CTRL_SWAP_EN_SHIFT (3U) |
#define | XECC_ECC_CTRL_SWAP_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_SWAP_EN_SHIFT)) & XECC_ECC_CTRL_SWAP_EN_MASK) |
ERR_STATUS - Error Interrupt Status Register | |
#define | XECC_ERR_STATUS_SINGLE_ERR_MASK (0x1U) |
#define | XECC_ERR_STATUS_SINGLE_ERR_SHIFT (0U) |
#define | XECC_ERR_STATUS_SINGLE_ERR(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_SINGLE_ERR_SHIFT)) & XECC_ERR_STATUS_SINGLE_ERR_MASK) |
#define | XECC_ERR_STATUS_MULTI_ERR_MASK (0x2U) |
#define | XECC_ERR_STATUS_MULTI_ERR_SHIFT (1U) |
#define | XECC_ERR_STATUS_MULTI_ERR(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_MULTI_ERR_SHIFT)) & XECC_ERR_STATUS_MULTI_ERR_MASK) |
#define | XECC_ERR_STATUS_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_STATUS_Reserved1_SHIFT (2U) |
#define | XECC_ERR_STATUS_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_Reserved1_SHIFT)) & XECC_ERR_STATUS_Reserved1_MASK) |
ERR_STAT_EN - Error Interrupt Status Enable Register | |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK (0x1U) |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT (0U) |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK (0x2U) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT (1U) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK) |
#define | XECC_ERR_STAT_EN_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_STAT_EN_Reserved1_SHIFT (2U) |
#define | XECC_ERR_STAT_EN_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_Reserved1_SHIFT)) & XECC_ERR_STAT_EN_Reserved1_MASK) |
ERR_SIG_EN - Error Interrupt Enable Register | |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK (0x1U) |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT (0U) |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK (0x2U) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT (1U) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK) |
#define | XECC_ERR_SIG_EN_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_SIG_EN_Reserved1_SHIFT (2U) |
#define | XECC_ERR_SIG_EN_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_Reserved1_SHIFT)) & XECC_ERR_SIG_EN_Reserved1_MASK) |
ERR_DATA_INJ - Error Injection On Write Data | |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK (0xFFFFFFFFU) |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT (0U) |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT)) & XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK) |
ERR_ECC_INJ - Error Injection On ECC Code of Write Data | |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK (0xFFFFFFFFU) |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT (0U) |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT)) & XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK) |
SINGLE_ERR_ADDR - Single Error Address | |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT (0U) |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT)) & XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK) |
SINGLE_ERR_DATA - Single Error Read Data | |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT (0U) |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT)) & XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK) |
SINGLE_ERR_ECC - Single Error ECC Code | |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT (0U) |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT)) & XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK) |
SINGLE_ERR_POS - Single Error Bit Position | |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT (0U) |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT)) & XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK) |
SINGLE_ERR_BIT_FIELD - Single Error Bit Field | |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK (0xFFU) |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT (0U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK (0xFFFFFF00U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT (8U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK) |
MULTI_ERR_ADDR - Multiple Error Address | |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT (0U) |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT)) & XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK) |
MULTI_ERR_DATA - Multiple Error Read Data | |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT (0U) |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT)) & XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK) |
MULTI_ERR_ECC - Multiple Error ECC code | |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT (0U) |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT)) & XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK) |
MULTI_ERR_BIT_FIELD - Multiple Error Bit Field | |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK (0xFFU) |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT (0U) |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK (0xFFFFFF00U) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT (8U) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK) |
ECC_BASE_ADDR0 - ECC Region 0 Base Address | |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT)) & XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK) |
ECC_END_ADDR0 - ECC Region 0 End Address | |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT (0U) |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT)) & XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK) |
ECC_BASE_ADDR1 - ECC Region 1 Base Address | |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT)) & XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK) |
ECC_END_ADDR1 - ECC Region 1 End Address | |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT (0U) |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT)) & XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK) |
ECC_BASE_ADDR2 - ECC Region 2 Base Address | |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT)) & XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK) |
ECC_END_ADDR2 - ECC Region 2 End Address | |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT (0U) |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT)) & XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK) |
ECC_BASE_ADDR3 - ECC Region 3 Base Address | |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT)) & XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK) |
ECC_END_ADDR3 - ECC Region 3 End Address | |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT (0U) |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT)) & XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK) |
ECC_CTRL - ECC Control Register | |
#define | XECC_ECC_CTRL_ECC_EN_MASK (0x1U) |
#define | XECC_ECC_CTRL_ECC_EN_SHIFT (0U) |
#define | XECC_ECC_CTRL_ECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_ECC_EN_SHIFT)) & XECC_ECC_CTRL_ECC_EN_MASK) |
#define | XECC_ECC_CTRL_WECC_EN_MASK (0x2U) |
#define | XECC_ECC_CTRL_WECC_EN_SHIFT (1U) |
#define | XECC_ECC_CTRL_WECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_WECC_EN_SHIFT)) & XECC_ECC_CTRL_WECC_EN_MASK) |
#define | XECC_ECC_CTRL_RECC_EN_MASK (0x4U) |
#define | XECC_ECC_CTRL_RECC_EN_SHIFT (2U) |
#define | XECC_ECC_CTRL_RECC_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_RECC_EN_SHIFT)) & XECC_ECC_CTRL_RECC_EN_MASK) |
#define | XECC_ECC_CTRL_SWAP_EN_MASK (0x8U) |
#define | XECC_ECC_CTRL_SWAP_EN_SHIFT (3U) |
#define | XECC_ECC_CTRL_SWAP_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_SWAP_EN_SHIFT)) & XECC_ECC_CTRL_SWAP_EN_MASK) |
ERR_STATUS - Error Interrupt Status Register | |
#define | XECC_ERR_STATUS_SINGLE_ERR_MASK (0x1U) |
#define | XECC_ERR_STATUS_SINGLE_ERR_SHIFT (0U) |
#define | XECC_ERR_STATUS_SINGLE_ERR(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_SINGLE_ERR_SHIFT)) & XECC_ERR_STATUS_SINGLE_ERR_MASK) |
#define | XECC_ERR_STATUS_MULTI_ERR_MASK (0x2U) |
#define | XECC_ERR_STATUS_MULTI_ERR_SHIFT (1U) |
#define | XECC_ERR_STATUS_MULTI_ERR(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_MULTI_ERR_SHIFT)) & XECC_ERR_STATUS_MULTI_ERR_MASK) |
#define | XECC_ERR_STATUS_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_STATUS_Reserved1_SHIFT (2U) |
#define | XECC_ERR_STATUS_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_Reserved1_SHIFT)) & XECC_ERR_STATUS_Reserved1_MASK) |
ERR_STAT_EN - Error Interrupt Status Enable Register | |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK (0x1U) |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT (0U) |
#define | XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK (0x2U) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT (1U) |
#define | XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK) |
#define | XECC_ERR_STAT_EN_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_STAT_EN_Reserved1_SHIFT (2U) |
#define | XECC_ERR_STAT_EN_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_Reserved1_SHIFT)) & XECC_ERR_STAT_EN_Reserved1_MASK) |
ERR_SIG_EN - Error Interrupt Enable Register | |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK (0x1U) |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT (0U) |
#define | XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK (0x2U) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT (1U) |
#define | XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK) |
#define | XECC_ERR_SIG_EN_Reserved1_MASK (0xFFFFFFFCU) |
#define | XECC_ERR_SIG_EN_Reserved1_SHIFT (2U) |
#define | XECC_ERR_SIG_EN_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_Reserved1_SHIFT)) & XECC_ERR_SIG_EN_Reserved1_MASK) |
ERR_DATA_INJ - Error Injection On Write Data | |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK (0xFFFFFFFFU) |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT (0U) |
#define | XECC_ERR_DATA_INJ_ERR_DATA_INJ(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT)) & XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK) |
ERR_ECC_INJ - Error Injection On ECC Code of Write Data | |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK (0xFFFFFFFFU) |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT (0U) |
#define | XECC_ERR_ECC_INJ_ERR_ECC_INJ(x) (((uint32_t)(((uint32_t)(x)) << XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT)) & XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK) |
SINGLE_ERR_ADDR - Single Error Address | |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT (0U) |
#define | XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT)) & XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK) |
SINGLE_ERR_DATA - Single Error Read Data | |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT (0U) |
#define | XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT)) & XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK) |
SINGLE_ERR_ECC - Single Error ECC Code | |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT (0U) |
#define | XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT)) & XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK) |
SINGLE_ERR_POS - Single Error Bit Position | |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK (0xFFFFFFFFU) |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT (0U) |
#define | XECC_SINGLE_ERR_POS_SINGLE_ERR_POS(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT)) & XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK) |
SINGLE_ERR_BIT_FIELD - Single Error Bit Field | |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK (0xFFU) |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT (0U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK (0xFFFFFF00U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT (8U) |
#define | XECC_SINGLE_ERR_BIT_FIELD_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK) |
MULTI_ERR_ADDR - Multiple Error Address | |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT (0U) |
#define | XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT)) & XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK) |
MULTI_ERR_DATA - Multiple Error Read Data | |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT (0U) |
#define | XECC_MULTI_ERR_DATA_MULTI_ERR_DATA(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT)) & XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK) |
MULTI_ERR_ECC - Multiple Error ECC code | |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK (0xFFFFFFFFU) |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT (0U) |
#define | XECC_MULTI_ERR_ECC_MULTI_ERR_ECC(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT)) & XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK) |
MULTI_ERR_BIT_FIELD - Multiple Error Bit Field | |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK (0xFFU) |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT (0U) |
#define | XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK (0xFFFFFF00U) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT (8U) |
#define | XECC_MULTI_ERR_BIT_FIELD_Reserved1(x) (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK) |
ECC_BASE_ADDR0 - ECC Region 0 Base Address | |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT)) & XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK) |
ECC_END_ADDR0 - ECC Region 0 End Address | |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT (0U) |
#define | XECC_ECC_END_ADDR0_ECC_END_ADDR0(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT)) & XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK) |
ECC_BASE_ADDR1 - ECC Region 1 Base Address | |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT)) & XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK) |
ECC_END_ADDR1 - ECC Region 1 End Address | |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT (0U) |
#define | XECC_ECC_END_ADDR1_ECC_END_ADDR1(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT)) & XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK) |
ECC_BASE_ADDR2 - ECC Region 2 Base Address | |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT)) & XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK) |
ECC_END_ADDR2 - ECC Region 2 End Address | |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT (0U) |
#define | XECC_ECC_END_ADDR2_ECC_END_ADDR2(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT)) & XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK) |
ECC_BASE_ADDR3 - ECC Region 3 Base Address | |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT (0U) |
#define | XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT)) & XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK) |
ECC_END_ADDR3 - ECC Region 3 End Address | |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK (0xFFFFFFFFU) |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT (0U) |
#define | XECC_ECC_END_ADDR3_ECC_END_ADDR3(x) (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT)) & XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK) |
#define XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT)) & XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK) |
ECC_BASE_ADDR0 - ECC Region 0 Base Address
#define XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_SHIFT)) & XECC_ECC_BASE_ADDR0_ECC_BASE_ADDR0_MASK) |
ECC_BASE_ADDR0 - ECC Region 0 Base Address
#define XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT)) & XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK) |
ECC_BASE_ADDR1 - ECC Region 1 Base Address
#define XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_SHIFT)) & XECC_ECC_BASE_ADDR1_ECC_BASE_ADDR1_MASK) |
ECC_BASE_ADDR1 - ECC Region 1 Base Address
#define XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT)) & XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK) |
ECC_BASE_ADDR2 - ECC Region 2 Base Address
#define XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_SHIFT)) & XECC_ECC_BASE_ADDR2_ECC_BASE_ADDR2_MASK) |
ECC_BASE_ADDR2 - ECC Region 2 Base Address
#define XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT)) & XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK) |
ECC_BASE_ADDR3 - ECC Region 3 Base Address
#define XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_SHIFT)) & XECC_ECC_BASE_ADDR3_ECC_BASE_ADDR3_MASK) |
ECC_BASE_ADDR3 - ECC Region 3 Base Address
#define XECC_ECC_CTRL_ECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_ECC_EN_SHIFT)) & XECC_ECC_CTRL_ECC_EN_MASK) |
ECC_EN - ECC Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_ECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_ECC_EN_SHIFT)) & XECC_ECC_CTRL_ECC_EN_MASK) |
ECC_EN - ECC Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_RECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_RECC_EN_SHIFT)) & XECC_ECC_CTRL_RECC_EN_MASK) |
RECC_EN - Read ECC Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_RECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_RECC_EN_SHIFT)) & XECC_ECC_CTRL_RECC_EN_MASK) |
RECC_EN - Read ECC Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_SWAP_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_SWAP_EN_SHIFT)) & XECC_ECC_CTRL_SWAP_EN_MASK) |
SWAP_EN - Swap Data Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_SWAP_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_SWAP_EN_SHIFT)) & XECC_ECC_CTRL_SWAP_EN_MASK) |
SWAP_EN - Swap Data Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_WECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_WECC_EN_SHIFT)) & XECC_ECC_CTRL_WECC_EN_MASK) |
WECC_EN - Write ECC Encode Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_CTRL_WECC_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_CTRL_WECC_EN_SHIFT)) & XECC_ECC_CTRL_WECC_EN_MASK) |
WECC_EN - Write ECC Encode Function Enable 0b0..Disable 0b1..Enable
#define XECC_ECC_END_ADDR0_ECC_END_ADDR0 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT)) & XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK) |
ECC_END_ADDR0 - ECC Region 0 End Address
#define XECC_ECC_END_ADDR0_ECC_END_ADDR0 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR0_ECC_END_ADDR0_SHIFT)) & XECC_ECC_END_ADDR0_ECC_END_ADDR0_MASK) |
ECC_END_ADDR0 - ECC Region 0 End Address
#define XECC_ECC_END_ADDR1_ECC_END_ADDR1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT)) & XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK) |
ECC_END_ADDR1 - ECC Region 1 End Address
#define XECC_ECC_END_ADDR1_ECC_END_ADDR1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR1_ECC_END_ADDR1_SHIFT)) & XECC_ECC_END_ADDR1_ECC_END_ADDR1_MASK) |
ECC_END_ADDR1 - ECC Region 1 End Address
#define XECC_ECC_END_ADDR2_ECC_END_ADDR2 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT)) & XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK) |
ECC_END_ADDR2 - ECC Region 2 End Address
#define XECC_ECC_END_ADDR2_ECC_END_ADDR2 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR2_ECC_END_ADDR2_SHIFT)) & XECC_ECC_END_ADDR2_ECC_END_ADDR2_MASK) |
ECC_END_ADDR2 - ECC Region 2 End Address
#define XECC_ECC_END_ADDR3_ECC_END_ADDR3 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT)) & XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK) |
ECC_END_ADDR3 - ECC Region 3 End Address
#define XECC_ECC_END_ADDR3_ECC_END_ADDR3 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ECC_END_ADDR3_ECC_END_ADDR3_SHIFT)) & XECC_ECC_END_ADDR3_ECC_END_ADDR3_MASK) |
ECC_END_ADDR3 - ECC Region 3 End Address
#define XECC_ERR_DATA_INJ_ERR_DATA_INJ | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT)) & XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK) |
ERR_DATA_INJ - Error Injection On Write Data
#define XECC_ERR_DATA_INJ_ERR_DATA_INJ | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_DATA_INJ_ERR_DATA_INJ_SHIFT)) & XECC_ERR_DATA_INJ_ERR_DATA_INJ_MASK) |
ERR_DATA_INJ - Error Injection On Write Data
#define XECC_ERR_ECC_INJ_ERR_ECC_INJ | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT)) & XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK) |
ERR_ECC_INJ - Error Injection On ECC Code of Write Data
#define XECC_ERR_ECC_INJ_ERR_ECC_INJ | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_ECC_INJ_ERR_ECC_INJ_SHIFT)) & XECC_ERR_ECC_INJ_ERR_ECC_INJ_MASK) |
ERR_ECC_INJ - Error Injection On ECC Code of Write Data
#define XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK) |
MULTI_ERR_SIG_EN - Multiple Bits Error Interrupt Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_MULTI_ERR_SIG_EN_MASK) |
MULTI_ERR_SIG_EN - Multiple Bits Error Interrupt Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_SIG_EN_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_Reserved1_SHIFT)) & XECC_ERR_SIG_EN_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_SIG_EN_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_Reserved1_SHIFT)) & XECC_ERR_SIG_EN_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK) |
SINGLE_ERR_SIG_EN - Single Bit Error Interrupt Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_SHIFT)) & XECC_ERR_SIG_EN_SINGLE_ERR_SIG_EN_MASK) |
SINGLE_ERR_SIG_EN - Single Bit Error Interrupt Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK) |
MULIT_ERR_STAT_EN - Multiple Bits Error Status Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_MULIT_ERR_STAT_EN_MASK) |
MULIT_ERR_STAT_EN - Multiple Bits Error Status Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_STAT_EN_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_Reserved1_SHIFT)) & XECC_ERR_STAT_EN_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_STAT_EN_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_Reserved1_SHIFT)) & XECC_ERR_STAT_EN_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK) |
SINGLE_ERR_STAT_EN - Single Bit Error Status Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_SHIFT)) & XECC_ERR_STAT_EN_SINGLE_ERR_STAT_EN_MASK) |
SINGLE_ERR_STAT_EN - Single Bit Error Status Enable 0b0..Masked 0b1..Enabled
#define XECC_ERR_STATUS_MULTI_ERR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_MULTI_ERR_SHIFT)) & XECC_ERR_STATUS_MULTI_ERR_MASK) |
MULTI_ERR - Multiple Bits Error 0b0..Multiple bits error does not happen. 0b1..Multiple bits error happens.
#define XECC_ERR_STATUS_MULTI_ERR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_MULTI_ERR_SHIFT)) & XECC_ERR_STATUS_MULTI_ERR_MASK) |
MULTI_ERR - Multiple Bits Error 0b0..Multiple bits error does not happen. 0b1..Multiple bits error happens.
#define XECC_ERR_STATUS_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_Reserved1_SHIFT)) & XECC_ERR_STATUS_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_STATUS_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_Reserved1_SHIFT)) & XECC_ERR_STATUS_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_ERR_STATUS_SINGLE_ERR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_SINGLE_ERR_SHIFT)) & XECC_ERR_STATUS_SINGLE_ERR_MASK) |
SINGLE_ERR - Single Bit Error 0b0..Single bit error does not happen. 0b1..Single bit error happens.
#define XECC_ERR_STATUS_SINGLE_ERR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_ERR_STATUS_SINGLE_ERR_SHIFT)) & XECC_ERR_STATUS_SINGLE_ERR_MASK) |
SINGLE_ERR - Single Bit Error 0b0..Single bit error does not happen. 0b1..Single bit error happens.
#define XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT)) & XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK) |
MULTI_ERR_ADDR - Multiple Error Address
#define XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_SHIFT)) & XECC_MULTI_ERR_ADDR_MULTI_ERR_ADDR_MASK) |
MULTI_ERR_ADDR - Multiple Error Address
#define XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK) |
MULTI_ERR_BIT_FIELD - Multiple Error Bit Field
#define XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_MULTI_ERR_BIT_FIELD_MASK) |
MULTI_ERR_BIT_FIELD - Multiple Error Bit Field
#define XECC_MULTI_ERR_BIT_FIELD_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_MULTI_ERR_BIT_FIELD_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_MULTI_ERR_BIT_FIELD_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_MULTI_ERR_DATA_MULTI_ERR_DATA | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT)) & XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK) |
MULTI_ERR_DATA - Multiple Error Read Data
#define XECC_MULTI_ERR_DATA_MULTI_ERR_DATA | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_SHIFT)) & XECC_MULTI_ERR_DATA_MULTI_ERR_DATA_MASK) |
MULTI_ERR_DATA - Multiple Error Read Data
#define XECC_MULTI_ERR_ECC_MULTI_ERR_ECC | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT)) & XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK) |
MULTI_ERR_ECC - Multiple Error ECC code
#define XECC_MULTI_ERR_ECC_MULTI_ERR_ECC | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_SHIFT)) & XECC_MULTI_ERR_ECC_MULTI_ERR_ECC_MASK) |
MULTI_ERR_ECC - Multiple Error ECC code
#define XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT)) & XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK) |
SINGLE_ERR_ADDR - Single Error Address
#define XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_SHIFT)) & XECC_SINGLE_ERR_ADDR_SINGLE_ERR_ADDR_MASK) |
SINGLE_ERR_ADDR - Single Error Address
#define XECC_SINGLE_ERR_BIT_FIELD_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_SINGLE_ERR_BIT_FIELD_Reserved1 | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_Reserved1_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_Reserved1_MASK) |
Reserved1 - Reserved
#define XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK) |
SINGLE_ERR_BIT_FIELD - Single Error Bit Field
#define XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_SHIFT)) & XECC_SINGLE_ERR_BIT_FIELD_SINGLE_ERR_BIT_FIELD_MASK) |
SINGLE_ERR_BIT_FIELD - Single Error Bit Field
#define XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT)) & XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK) |
SINGLE_ERR_DATA - Single Error Read Data
#define XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_SHIFT)) & XECC_SINGLE_ERR_DATA_SINGLE_ERR_DATA_MASK) |
SINGLE_ERR_DATA - Single Error Read Data
#define XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT)) & XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK) |
SINGLE_ERR_ECC - Single Error ECC code
#define XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_SHIFT)) & XECC_SINGLE_ERR_ECC_SINGLE_ERR_ECC_MASK) |
SINGLE_ERR_ECC - Single Error ECC code
#define XECC_SINGLE_ERR_POS_SINGLE_ERR_POS | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT)) & XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK) |
SINGLE_ERR_POS - Single Error bit Position
#define XECC_SINGLE_ERR_POS_SINGLE_ERR_POS | ( | x | ) | (((uint32_t)(((uint32_t)(x)) << XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_SHIFT)) & XECC_SINGLE_ERR_POS_SINGLE_ERR_POS_MASK) |
SINGLE_ERR_POS - Single Error bit Position