RTEMS 6.1-rc6
Loading...
Searching...
No Matches
Macros

Macros

#define SSARC_HP_SRAM0_COUNT   (1024U)
 
#define SSARC_HP_SRAM1_COUNT   (1024U)
 
#define SSARC_HP_SRAM2_COUNT   (1024U)
 
#define SSARC_HP_SRAM0_COUNT   (1024U)
 
#define SSARC_HP_SRAM1_COUNT   (1024U)
 
#define SSARC_HP_SRAM2_COUNT   (1024U)
 

SRAM0 - Description Address Register

#define SSARC_HP_SRAM0_ADDR_MASK   (0xFFFFFFFFU)
 
#define SSARC_HP_SRAM0_ADDR_SHIFT   (0U)
 
#define SSARC_HP_SRAM0_ADDR(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM0_ADDR_SHIFT)) & SSARC_HP_SRAM0_ADDR_MASK)
 

SRAM1 - Description Data Register

#define SSARC_HP_SRAM1_DATA_MASK   (0xFFFFFFFFU)
 
#define SSARC_HP_SRAM1_DATA_SHIFT   (0U)
 
#define SSARC_HP_SRAM1_DATA(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM1_DATA_SHIFT)) & SSARC_HP_SRAM1_DATA_MASK)
 

SRAM2 - Description Control Register

#define SSARC_HP_SRAM2_TYPE_MASK   (0x7U)
 
#define SSARC_HP_SRAM2_TYPE_SHIFT   (0U)
 
#define SSARC_HP_SRAM2_TYPE(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_TYPE_SHIFT)) & SSARC_HP_SRAM2_TYPE_MASK)
 
#define SSARC_HP_SRAM2_SV_EN_MASK   (0x10U)
 
#define SSARC_HP_SRAM2_SV_EN_SHIFT   (4U)
 
#define SSARC_HP_SRAM2_SV_EN(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SV_EN_SHIFT)) & SSARC_HP_SRAM2_SV_EN_MASK)
 
#define SSARC_HP_SRAM2_RT_EN_MASK   (0x20U)
 
#define SSARC_HP_SRAM2_RT_EN_SHIFT   (5U)
 
#define SSARC_HP_SRAM2_RT_EN(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_RT_EN_SHIFT)) & SSARC_HP_SRAM2_RT_EN_MASK)
 
#define SSARC_HP_SRAM2_SIZE_MASK   (0xC0U)
 
#define SSARC_HP_SRAM2_SIZE_SHIFT   (6U)
 
#define SSARC_HP_SRAM2_SIZE(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SIZE_SHIFT)) & SSARC_HP_SRAM2_SIZE_MASK)
 

SRAM0 - Description Address Register

#define SSARC_HP_SRAM0_ADDR_MASK   (0xFFFFFFFFU)
 
#define SSARC_HP_SRAM0_ADDR_SHIFT   (0U)
 
#define SSARC_HP_SRAM0_ADDR(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM0_ADDR_SHIFT)) & SSARC_HP_SRAM0_ADDR_MASK)
 

SRAM1 - Description Data Register

#define SSARC_HP_SRAM1_DATA_MASK   (0xFFFFFFFFU)
 
#define SSARC_HP_SRAM1_DATA_SHIFT   (0U)
 
#define SSARC_HP_SRAM1_DATA(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM1_DATA_SHIFT)) & SSARC_HP_SRAM1_DATA_MASK)
 

SRAM2 - Description Control Register

#define SSARC_HP_SRAM2_TYPE_MASK   (0x7U)
 
#define SSARC_HP_SRAM2_TYPE_SHIFT   (0U)
 
#define SSARC_HP_SRAM2_TYPE(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_TYPE_SHIFT)) & SSARC_HP_SRAM2_TYPE_MASK)
 
#define SSARC_HP_SRAM2_SV_EN_MASK   (0x10U)
 
#define SSARC_HP_SRAM2_SV_EN_SHIFT   (4U)
 
#define SSARC_HP_SRAM2_SV_EN(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SV_EN_SHIFT)) & SSARC_HP_SRAM2_SV_EN_MASK)
 
#define SSARC_HP_SRAM2_RT_EN_MASK   (0x20U)
 
#define SSARC_HP_SRAM2_RT_EN_SHIFT   (5U)
 
#define SSARC_HP_SRAM2_RT_EN(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_RT_EN_SHIFT)) & SSARC_HP_SRAM2_RT_EN_MASK)
 
#define SSARC_HP_SRAM2_SIZE_MASK   (0xC0U)
 
#define SSARC_HP_SRAM2_SIZE_SHIFT   (6U)
 
#define SSARC_HP_SRAM2_SIZE(x)   (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SIZE_SHIFT)) & SSARC_HP_SRAM2_SIZE_MASK)
 

Detailed Description

Macro Definition Documentation

◆ SSARC_HP_SRAM0_ADDR [1/2]

#define SSARC_HP_SRAM0_ADDR (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM0_ADDR_SHIFT)) & SSARC_HP_SRAM0_ADDR_MASK)

ADDR - Address field

◆ SSARC_HP_SRAM0_ADDR [2/2]

#define SSARC_HP_SRAM0_ADDR (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM0_ADDR_SHIFT)) & SSARC_HP_SRAM0_ADDR_MASK)

ADDR - Address field

◆ SSARC_HP_SRAM1_DATA [1/2]

#define SSARC_HP_SRAM1_DATA (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM1_DATA_SHIFT)) & SSARC_HP_SRAM1_DATA_MASK)

DATA - Data field

◆ SSARC_HP_SRAM1_DATA [2/2]

#define SSARC_HP_SRAM1_DATA (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM1_DATA_SHIFT)) & SSARC_HP_SRAM1_DATA_MASK)

DATA - Data field

◆ SSARC_HP_SRAM2_RT_EN [1/2]

#define SSARC_HP_SRAM2_RT_EN (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_RT_EN_SHIFT)) & SSARC_HP_SRAM2_RT_EN_MASK)

RT_EN - Restore Enable 0b0..Do not use this descriptor for the restore operation 0b1..Use this descriptor for the restore operation

◆ SSARC_HP_SRAM2_RT_EN [2/2]

#define SSARC_HP_SRAM2_RT_EN (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_RT_EN_SHIFT)) & SSARC_HP_SRAM2_RT_EN_MASK)

RT_EN - Restore Enable 0b0..Do not use this descriptor for the restore operation 0b1..Use this descriptor for the restore operation

◆ SSARC_HP_SRAM2_SIZE [1/2]

#define SSARC_HP_SRAM2_SIZE (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SIZE_SHIFT)) & SSARC_HP_SRAM2_SIZE_MASK)

SIZE - Size field 0b00..8-bit 0b01..16-bit 0b10..32-bit 0b11..Reserved

◆ SSARC_HP_SRAM2_SIZE [2/2]

#define SSARC_HP_SRAM2_SIZE (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SIZE_SHIFT)) & SSARC_HP_SRAM2_SIZE_MASK)

SIZE - Size field 0b00..8-bit 0b01..16-bit 0b10..32-bit 0b11..Reserved

◆ SSARC_HP_SRAM2_SV_EN [1/2]

#define SSARC_HP_SRAM2_SV_EN (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SV_EN_SHIFT)) & SSARC_HP_SRAM2_SV_EN_MASK)

SV_EN - Save Enable 0b0..Do not use this descriptor in the save operation 0b1..Use this descriptor in the save operation

◆ SSARC_HP_SRAM2_SV_EN [2/2]

#define SSARC_HP_SRAM2_SV_EN (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_SV_EN_SHIFT)) & SSARC_HP_SRAM2_SV_EN_MASK)

SV_EN - Save Enable 0b0..Do not use this descriptor in the save operation 0b1..Use this descriptor in the save operation

◆ SSARC_HP_SRAM2_TYPE [1/2]

#define SSARC_HP_SRAM2_TYPE (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_TYPE_SHIFT)) & SSARC_HP_SRAM2_TYPE_MASK)

TYPE - Type field 0b000..SR 0b001..WO 0b010..RMW_OR 0b011..RMW_AND 0b100..DELAY 0b101..POLLING_0 0b110..POLLING_1 0b111..Reserved

◆ SSARC_HP_SRAM2_TYPE [2/2]

#define SSARC_HP_SRAM2_TYPE (   x)    (((uint32_t)(((uint32_t)(x)) << SSARC_HP_SRAM2_TYPE_SHIFT)) & SSARC_HP_SRAM2_TYPE_MASK)

TYPE - Type field 0b000..SR 0b001..WO 0b010..RMW_OR 0b011..RMW_AND 0b100..DELAY 0b101..POLLING_0 0b110..POLLING_1 0b111..Reserved