RTEMS 6.1-rc5
Loading...
Searching...
No Matches
Macros
UTILS Private Macros
STM32H7xx_LL_Driver | Board Support Packages » ARM » STM32H7 » UTILS

Macros

#define IS_LL_UTILS_SYSCLK_DIV(__VALUE__)
 
#define IS_LL_UTILS_AHB_DIV(__VALUE__)
 
#define IS_LL_UTILS_APB1_DIV(__VALUE__)
 
#define IS_LL_UTILS_APB2_DIV(__VALUE__)
 
#define IS_LL_UTILS_APB3_DIV(__VALUE__)
 
#define IS_LL_UTILS_APB4_DIV(__VALUE__)
 
#define IS_LL_UTILS_PLLM_VALUE(__VALUE__)   ((1U <= (__VALUE__)) && ((__VALUE__) <= 63U))
 
#define IS_LL_UTILS_PLLN_VALUE(__VALUE__)   ((8U <= (__VALUE__)) && ((__VALUE__) <= 420U))
 
#define IS_LL_UTILS_PLLP_VALUE(__VALUE__)   ((1U <= (__VALUE__)) && ((__VALUE__) <= 128U))
 
#define IS_LL_UTILS_FRACN_VALUE(__VALUE__)   ((__VALUE__) <= 0x1FFFU)
 
#define IS_LL_UTILS_PLLVCO_INPUT(__VALUE__, __RANGE__)
 
#define IS_LL_UTILS_PLLVCO_OUTPUT(__VALUE__, __RANGE__)
 
#define IS_LL_UTILS_CHECK_VCO_RANGES(__RANGEIN__, __RANGEOUT__)
 
#define IS_LL_UTILS_PLL_FREQUENCY(__VALUE__)
 
#define IS_LL_UTILS_HSE_BYPASS(__STATE__)
 
#define IS_LL_UTILS_HSE_FREQUENCY(__FREQUENCY__)   (((__FREQUENCY__) >= UTILS_HSE_FREQUENCY_MIN) && ((__FREQUENCY__) <= UTILS_HSE_FREQUENCY_MAX))
 

Detailed Description

Macro Definition Documentation

◆ IS_LL_UTILS_AHB_DIV

#define IS_LL_UTILS_AHB_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_AHB_DIV_1) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_2) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_4) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_8) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_16) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_64) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_128) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_256) \
|| ((__VALUE__) == LL_RCC_AHB_DIV_512))

◆ IS_LL_UTILS_APB1_DIV

#define IS_LL_UTILS_APB1_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_APB1_DIV_1) \
|| ((__VALUE__) == LL_RCC_APB1_DIV_2) \
|| ((__VALUE__) == LL_RCC_APB1_DIV_4) \
|| ((__VALUE__) == LL_RCC_APB1_DIV_8) \
|| ((__VALUE__) == LL_RCC_APB1_DIV_16))

◆ IS_LL_UTILS_APB2_DIV

#define IS_LL_UTILS_APB2_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_APB2_DIV_1) \
|| ((__VALUE__) == LL_RCC_APB2_DIV_2) \
|| ((__VALUE__) == LL_RCC_APB2_DIV_4) \
|| ((__VALUE__) == LL_RCC_APB2_DIV_8) \
|| ((__VALUE__) == LL_RCC_APB2_DIV_16))

◆ IS_LL_UTILS_APB3_DIV

#define IS_LL_UTILS_APB3_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_APB3_DIV_1) \
|| ((__VALUE__) == LL_RCC_APB3_DIV_2) \
|| ((__VALUE__) == LL_RCC_APB3_DIV_4) \
|| ((__VALUE__) == LL_RCC_APB3_DIV_8) \
|| ((__VALUE__) == LL_RCC_APB3_DIV_16))

◆ IS_LL_UTILS_APB4_DIV

#define IS_LL_UTILS_APB4_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_APB4_DIV_1) \
|| ((__VALUE__) == LL_RCC_APB4_DIV_2) \
|| ((__VALUE__) == LL_RCC_APB4_DIV_4) \
|| ((__VALUE__) == LL_RCC_APB4_DIV_8) \
|| ((__VALUE__) == LL_RCC_APB4_DIV_16))

◆ IS_LL_UTILS_CHECK_VCO_RANGES

#define IS_LL_UTILS_CHECK_VCO_RANGES (   __RANGEIN__,
  __RANGEOUT__ 
)
Value:
( \
(((__RANGEIN__) == LL_RCC_PLLINPUTRANGE_1_2) && ((__RANGEOUT__) == LL_RCC_PLLVCORANGE_MEDIUM)) || \
(((__RANGEIN__) != LL_RCC_PLLINPUTRANGE_1_2) && ((__RANGEOUT__) == LL_RCC_PLLVCORANGE_WIDE)))

◆ IS_LL_UTILS_HSE_BYPASS

#define IS_LL_UTILS_HSE_BYPASS (   __STATE__)
Value:
(((__STATE__) == LL_UTILS_HSEBYPASS_ON) \
|| ((__STATE__) == LL_UTILS_HSEBYPASS_OFF))
LL_UTILS_HSEBYPASS_ON
#define LL_UTILS_HSEBYPASS_ON
Definition: stm32h7xx_ll_utils.h:199
LL_UTILS_HSEBYPASS_OFF
#define LL_UTILS_HSEBYPASS_OFF
Definition: stm32h7xx_ll_utils.h:198

◆ IS_LL_UTILS_PLL_FREQUENCY

#define IS_LL_UTILS_PLL_FREQUENCY (   __VALUE__)
Value:
((LL_PWR_GetRegulVoltageScaling() == LL_PWR_REGU_VOLTAGE_SCALE0) ? ((__VALUE__) <= UTILS_MAX_FREQUENCY_SCALE0) : \
(LL_PWR_GetRegulVoltageScaling() == LL_PWR_REGU_VOLTAGE_SCALE1) ? ((__VALUE__) <= UTILS_MAX_FREQUENCY_SCALE1) : \
(LL_PWR_GetRegulVoltageScaling() == LL_PWR_REGU_VOLTAGE_SCALE2) ? ((__VALUE__) <= UTILS_MAX_FREQUENCY_SCALE2) : \
((__VALUE__) <= UTILS_MAX_FREQUENCY_SCALE3))

◆ IS_LL_UTILS_PLLVCO_INPUT

#define IS_LL_UTILS_PLLVCO_INPUT (   __VALUE__,
  __RANGE__ 
)
Value:
( \
(((__RANGE__) == LL_RCC_PLLINPUTRANGE_1_2) && (UTILS_PLLVCO_INPUT_MIN1 <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_INPUT_MAX1)) || \
(((__RANGE__) == LL_RCC_PLLINPUTRANGE_2_4) && (UTILS_PLLVCO_INPUT_MIN2 <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_INPUT_MAX2)) || \
(((__RANGE__) == LL_RCC_PLLINPUTRANGE_4_8) && (UTILS_PLLVCO_INPUT_MIN3 <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_INPUT_MAX3)) || \
(((__RANGE__) == LL_RCC_PLLINPUTRANGE_8_16) && (UTILS_PLLVCO_INPUT_MIN4 <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_INPUT_MAX4)))
UTILS_PLLVCO_INPUT_MAX3
#define UTILS_PLLVCO_INPUT_MAX3
Definition: stm32h7xx_ll_utils.c:65
UTILS_PLLVCO_INPUT_MAX1
#define UTILS_PLLVCO_INPUT_MAX1
Definition: stm32h7xx_ll_utils.c:61
UTILS_PLLVCO_INPUT_MIN4
#define UTILS_PLLVCO_INPUT_MIN4
Definition: stm32h7xx_ll_utils.c:66
UTILS_PLLVCO_INPUT_MIN3
#define UTILS_PLLVCO_INPUT_MIN3
Definition: stm32h7xx_ll_utils.c:64
UTILS_PLLVCO_INPUT_MIN1
#define UTILS_PLLVCO_INPUT_MIN1
Definition: stm32h7xx_ll_utils.c:60
UTILS_PLLVCO_INPUT_MIN2
#define UTILS_PLLVCO_INPUT_MIN2
Definition: stm32h7xx_ll_utils.c:62
UTILS_PLLVCO_INPUT_MAX4
#define UTILS_PLLVCO_INPUT_MAX4
Definition: stm32h7xx_ll_utils.c:67
UTILS_PLLVCO_INPUT_MAX2
#define UTILS_PLLVCO_INPUT_MAX2
Definition: stm32h7xx_ll_utils.c:63

◆ IS_LL_UTILS_PLLVCO_OUTPUT

#define IS_LL_UTILS_PLLVCO_OUTPUT (   __VALUE__,
  __RANGE__ 
)
Value:
( \
(((__RANGE__) == LL_RCC_PLLVCORANGE_MEDIUM) && (UTILS_PLLVCO_MEDIUM_OUTPUT_MIN <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_MEDIUM_OUTPUT_MAX)) || \
(((__RANGE__) == LL_RCC_PLLVCORANGE_WIDE) && (UTILS_PLLVCO_WIDE_OUTPUT_MIN <= (__VALUE__)) && ((__VALUE__) <= UTILS_PLLVCO_WIDE_OUTPUT_MAX)))
UTILS_PLLVCO_WIDE_OUTPUT_MAX
#define UTILS_PLLVCO_WIDE_OUTPUT_MAX
Definition: stm32h7xx_ll_utils.c:78
UTILS_PLLVCO_MEDIUM_OUTPUT_MIN
#define UTILS_PLLVCO_MEDIUM_OUTPUT_MIN
Definition: stm32h7xx_ll_utils.c:75
UTILS_PLLVCO_WIDE_OUTPUT_MIN
#define UTILS_PLLVCO_WIDE_OUTPUT_MIN
Definition: stm32h7xx_ll_utils.c:76
UTILS_PLLVCO_MEDIUM_OUTPUT_MAX
#define UTILS_PLLVCO_MEDIUM_OUTPUT_MAX
Definition: stm32h7xx_ll_utils.c:77

◆ IS_LL_UTILS_SYSCLK_DIV

#define IS_LL_UTILS_SYSCLK_DIV (   __VALUE__)
Value:
(((__VALUE__) == LL_RCC_SYSCLK_DIV_1) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_2) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_4) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_8) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_16) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_64) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_128) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_256) \
|| ((__VALUE__) == LL_RCC_SYSCLK_DIV_512))
Generated by doxygen 1.9.6