XECC Peripheral Access Layer

Modules
	XECC Register Masks

Data Structures
struct	XECC_Type

Macros
#define	XECC_FLEXSPI1_BASE   (0x4001C000u)
#define	XECC_FLEXSPI1   ((XECC_Type *)XECC_FLEXSPI1_BASE)
#define	XECC_FLEXSPI2_BASE   (0x40020000u)
#define	XECC_FLEXSPI2   ((XECC_Type *)XECC_FLEXSPI2_BASE)
#define	XECC_SEMC_BASE   (0x40024000u)
#define	XECC_SEMC   ((XECC_Type *)XECC_SEMC_BASE)
#define	XECC_BASE_ADDRS   { 0u, XECC_FLEXSPI1_BASE, XECC_FLEXSPI2_BASE, XECC_SEMC_BASE }
#define	XECC_BASE_PTRS   { (XECC_Type *)0u, XECC_FLEXSPI1, XECC_FLEXSPI2, XECC_SEMC }
#define	XECC_FLEXSPI1_BASE   (0x4001C000u)
#define	XECC_FLEXSPI1   ((XECC_Type *)XECC_FLEXSPI1_BASE)
#define	XECC_FLEXSPI2_BASE   (0x40020000u)
#define	XECC_FLEXSPI2   ((XECC_Type *)XECC_FLEXSPI2_BASE)
#define	XECC_SEMC_BASE   (0x40024000u)
#define	XECC_SEMC   ((XECC_Type *)XECC_SEMC_BASE)
#define	XECC_BASE_ADDRS   { 0u, XECC_FLEXSPI1_BASE, XECC_FLEXSPI2_BASE, XECC_SEMC_BASE }
#define	XECC_BASE_PTRS   { (XECC_Type *)0u, XECC_FLEXSPI1, XECC_FLEXSPI2, XECC_SEMC }

Detailed Description

Macro Definition Documentation

XECC_BASE_ADDRS [1/2]

#define XECC_BASE_ADDRS   { 0u, XECC_FLEXSPI1_BASE, XECC_FLEXSPI2_BASE, XECC_SEMC_BASE }

Array initializer of XECC peripheral base addresses

XECC_BASE_ADDRS [2/2]

#define XECC_BASE_ADDRS   { 0u, XECC_FLEXSPI1_BASE, XECC_FLEXSPI2_BASE, XECC_SEMC_BASE }

Array initializer of XECC peripheral base addresses

XECC_BASE_PTRS [1/2]

#define XECC_BASE_PTRS   { (XECC_Type *)0u, XECC_FLEXSPI1, XECC_FLEXSPI2, XECC_SEMC }

Array initializer of XECC peripheral base pointers

XECC_BASE_PTRS [2/2]

#define XECC_BASE_PTRS   { (XECC_Type *)0u, XECC_FLEXSPI1, XECC_FLEXSPI2, XECC_SEMC }

Array initializer of XECC peripheral base pointers

XECC_FLEXSPI1 [1/2]

#define XECC_FLEXSPI1   ((XECC_Type *)XECC_FLEXSPI1_BASE)

Peripheral XECC_FLEXSPI1 base pointer

XECC_FLEXSPI1 [2/2]

#define XECC_FLEXSPI1   ((XECC_Type *)XECC_FLEXSPI1_BASE)

Peripheral XECC_FLEXSPI1 base pointer

XECC_FLEXSPI1_BASE [1/2]

#define XECC_FLEXSPI1_BASE   (0x4001C000u)

Peripheral XECC_FLEXSPI1 base address

XECC_FLEXSPI1_BASE [2/2]

#define XECC_FLEXSPI1_BASE   (0x4001C000u)

Peripheral XECC_FLEXSPI1 base address

XECC_FLEXSPI2 [1/2]

#define XECC_FLEXSPI2   ((XECC_Type *)XECC_FLEXSPI2_BASE)

Peripheral XECC_FLEXSPI2 base pointer

XECC_FLEXSPI2 [2/2]

#define XECC_FLEXSPI2   ((XECC_Type *)XECC_FLEXSPI2_BASE)

Peripheral XECC_FLEXSPI2 base pointer

XECC_FLEXSPI2_BASE [1/2]

#define XECC_FLEXSPI2_BASE   (0x40020000u)

Peripheral XECC_FLEXSPI2 base address

XECC_FLEXSPI2_BASE [2/2]

#define XECC_FLEXSPI2_BASE   (0x40020000u)

Peripheral XECC_FLEXSPI2 base address

XECC_SEMC [1/2]

#define XECC_SEMC   ((XECC_Type *)XECC_SEMC_BASE)

Peripheral XECC_SEMC base pointer

XECC_SEMC [2/2]

#define XECC_SEMC   ((XECC_Type *)XECC_SEMC_BASE)

Peripheral XECC_SEMC base pointer

XECC_SEMC_BASE [1/2]

#define XECC_SEMC_BASE   (0x40024000u)

Peripheral XECC_SEMC base address

XECC_SEMC_BASE [2/2]

#define XECC_SEMC_BASE   (0x40024000u)

Peripheral XECC_SEMC base address