GPIO Peripheral Access Layer

Modules
	GPIO Register Masks

Data Structures
struct	GPIO_Type

Macros
#define	GPIO1_BASE   (0x401B8000u)
#define	GPIO1   ((GPIO_Type *)GPIO1_BASE)
#define	GPIO2_BASE   (0x401BC000u)
#define	GPIO2   ((GPIO_Type *)GPIO2_BASE)
#define	GPIO3_BASE   (0x401C0000u)
#define	GPIO3   ((GPIO_Type *)GPIO3_BASE)
#define	GPIO4_BASE   (0x401C4000u)
#define	GPIO4   ((GPIO_Type *)GPIO4_BASE)
#define	GPIO5_BASE   (0x400C0000u)
#define	GPIO5   ((GPIO_Type *)GPIO5_BASE)
#define	GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE }
#define	GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5 }
#define	GPIO_IRQS   { NotAvail_IRQn, GPIO1_INT0_IRQn, GPIO1_INT1_IRQn, GPIO1_INT2_IRQn, GPIO1_INT3_IRQn, GPIO1_INT4_IRQn, GPIO1_INT5_IRQn, GPIO1_INT6_IRQn, GPIO1_INT7_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn }
#define	GPIO_COMBINED_LOW_IRQS   { NotAvail_IRQn, GPIO1_Combined_0_15_IRQn, GPIO2_Combined_0_15_IRQn, GPIO3_Combined_0_15_IRQn, GPIO4_Combined_0_15_IRQn, GPIO5_Combined_0_15_IRQn }
#define	GPIO_COMBINED_HIGH_IRQS   { NotAvail_IRQn, GPIO1_Combined_16_31_IRQn, GPIO2_Combined_16_31_IRQn, GPIO3_Combined_16_31_IRQn, GPIO4_Combined_16_31_IRQn, GPIO5_Combined_16_31_IRQn }
#define	GPIO1_BASE   (0x4012C000u)
#define	GPIO1   ((GPIO_Type *)GPIO1_BASE)
#define	GPIO2_BASE   (0x40130000u)
#define	GPIO2   ((GPIO_Type *)GPIO2_BASE)
#define	GPIO3_BASE   (0x40134000u)
#define	GPIO3   ((GPIO_Type *)GPIO3_BASE)
#define	GPIO4_BASE   (0x40138000u)
#define	GPIO4   ((GPIO_Type *)GPIO4_BASE)
#define	GPIO5_BASE   (0x4013C000u)
#define	GPIO5   ((GPIO_Type *)GPIO5_BASE)
#define	GPIO6_BASE   (0x40140000u)
#define	GPIO6   ((GPIO_Type *)GPIO6_BASE)
#define	GPIO7_BASE   (0x40C5C000u)
#define	GPIO7   ((GPIO_Type *)GPIO7_BASE)
#define	GPIO8_BASE   (0x40C60000u)
#define	GPIO8   ((GPIO_Type *)GPIO8_BASE)
#define	GPIO9_BASE   (0x40C64000u)
#define	GPIO9   ((GPIO_Type *)GPIO9_BASE)
#define	GPIO10_BASE   (0x40C68000u)
#define	GPIO10   ((GPIO_Type *)GPIO10_BASE)
#define	GPIO11_BASE   (0x40C6C000u)
#define	GPIO11   ((GPIO_Type *)GPIO11_BASE)
#define	GPIO12_BASE   (0x40C70000u)
#define	GPIO12   ((GPIO_Type *)GPIO12_BASE)
#define	GPIO13_BASE   (0x40CA0000u)
#define	GPIO13   ((GPIO_Type *)GPIO13_BASE)
#define	CM7_GPIO2_BASE   (0x42008000u)
#define	CM7_GPIO2   ((GPIO_Type *)CM7_GPIO2_BASE)
#define	CM7_GPIO3_BASE   (0x4200C000u)
#define	CM7_GPIO3   ((GPIO_Type *)CM7_GPIO3_BASE)
#define	GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE, GPIO6_BASE, GPIO7_BASE, GPIO8_BASE, GPIO9_BASE, GPIO10_BASE, GPIO11_BASE, GPIO12_BASE, GPIO13_BASE, CM7_GPIO2_BASE, CM7_GPIO3_BASE }
#define	GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5, GPIO6, GPIO7, GPIO8, GPIO9, GPIO10, GPIO11, GPIO12, GPIO13, CM7_GPIO2, CM7_GPIO3 }
#define	GPIO_COMBINED_LOW_IRQS   { NotAvail_IRQn, GPIO1_Combined_0_15_IRQn, GPIO2_Combined_0_15_IRQn, GPIO3_Combined_0_15_IRQn, GPIO4_Combined_0_15_IRQn, GPIO5_Combined_0_15_IRQn, NotAvail_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO12_Combined_0_15_IRQn, GPIO13_Combined_0_31_IRQn, NotAvail_IRQn, NotAvail_IRQn }
#define	GPIO_COMBINED_HIGH_IRQS   { NotAvail_IRQn, GPIO1_Combined_16_31_IRQn, GPIO2_Combined_16_31_IRQn, GPIO3_Combined_16_31_IRQn, GPIO4_Combined_16_31_IRQn, GPIO5_Combined_16_31_IRQn, NotAvail_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO12_Combined_16_31_IRQn, GPIO13_Combined_0_31_IRQn, NotAvail_IRQn, NotAvail_IRQn }
#define	GPIO1_BASE   (0x4012C000u)
#define	GPIO1   ((GPIO_Type *)GPIO1_BASE)
#define	GPIO2_BASE   (0x40130000u)
#define	GPIO2   ((GPIO_Type *)GPIO2_BASE)
#define	GPIO3_BASE   (0x40134000u)
#define	GPIO3   ((GPIO_Type *)GPIO3_BASE)
#define	GPIO4_BASE   (0x40138000u)
#define	GPIO4   ((GPIO_Type *)GPIO4_BASE)
#define	GPIO5_BASE   (0x4013C000u)
#define	GPIO5   ((GPIO_Type *)GPIO5_BASE)
#define	GPIO6_BASE   (0x40140000u)
#define	GPIO6   ((GPIO_Type *)GPIO6_BASE)
#define	GPIO7_BASE   (0x40C5C000u)
#define	GPIO7   ((GPIO_Type *)GPIO7_BASE)
#define	GPIO8_BASE   (0x40C60000u)
#define	GPIO8   ((GPIO_Type *)GPIO8_BASE)
#define	GPIO9_BASE   (0x40C64000u)
#define	GPIO9   ((GPIO_Type *)GPIO9_BASE)
#define	GPIO10_BASE   (0x40C68000u)
#define	GPIO10   ((GPIO_Type *)GPIO10_BASE)
#define	GPIO11_BASE   (0x40C6C000u)
#define	GPIO11   ((GPIO_Type *)GPIO11_BASE)
#define	GPIO12_BASE   (0x40C70000u)
#define	GPIO12   ((GPIO_Type *)GPIO12_BASE)
#define	GPIO13_BASE   (0x40CA0000u)
#define	GPIO13   ((GPIO_Type *)GPIO13_BASE)
#define	CM7_GPIO2_BASE   (0x42008000u)
#define	CM7_GPIO2   ((GPIO_Type *)CM7_GPIO2_BASE)
#define	CM7_GPIO3_BASE   (0x4200C000u)
#define	CM7_GPIO3   ((GPIO_Type *)CM7_GPIO3_BASE)
#define	GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE, GPIO6_BASE, GPIO7_BASE, GPIO8_BASE, GPIO9_BASE, GPIO10_BASE, GPIO11_BASE, GPIO12_BASE, GPIO13_BASE, CM7_GPIO2_BASE, CM7_GPIO3_BASE }
#define	GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5, GPIO6, GPIO7, GPIO8, GPIO9, GPIO10, GPIO11, GPIO12, GPIO13, CM7_GPIO2, CM7_GPIO3 }
#define	GPIO_COMBINED_LOW_IRQS   { NotAvail_IRQn, GPIO1_Combined_0_15_IRQn, GPIO2_Combined_0_15_IRQn, GPIO3_Combined_0_15_IRQn, GPIO4_Combined_0_15_IRQn, GPIO5_Combined_0_15_IRQn, GPIO6_Combined_0_15_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, GPIO13_Combined_0_31_IRQn, CM7_GPIO2_3_IRQn, CM7_GPIO2_3_IRQn }
#define	GPIO_COMBINED_HIGH_IRQS   { NotAvail_IRQn, GPIO1_Combined_16_31_IRQn, GPIO2_Combined_16_31_IRQn, GPIO3_Combined_16_31_IRQn, GPIO4_Combined_16_31_IRQn, GPIO5_Combined_16_31_IRQn, GPIO6_Combined_16_31_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, GPIO13_Combined_0_31_IRQn, CM7_GPIO2_3_IRQn, CM7_GPIO2_3_IRQn }

Detailed Description

Macro Definition Documentation

CM7_GPIO2 [1/2]

#define CM7_GPIO2   ((GPIO_Type *)CM7_GPIO2_BASE)

Peripheral CM7_GPIO2 base pointer

CM7_GPIO2 [2/2]

#define CM7_GPIO2   ((GPIO_Type *)CM7_GPIO2_BASE)

Peripheral CM7_GPIO2 base pointer

CM7_GPIO2_BASE [1/2]

#define CM7_GPIO2_BASE   (0x42008000u)

Peripheral CM7_GPIO2 base address

CM7_GPIO2_BASE [2/2]

#define CM7_GPIO2_BASE   (0x42008000u)

Peripheral CM7_GPIO2 base address

CM7_GPIO3 [1/2]

#define CM7_GPIO3   ((GPIO_Type *)CM7_GPIO3_BASE)

Peripheral CM7_GPIO3 base pointer

CM7_GPIO3 [2/2]

#define CM7_GPIO3   ((GPIO_Type *)CM7_GPIO3_BASE)

Peripheral CM7_GPIO3 base pointer

CM7_GPIO3_BASE [1/2]

#define CM7_GPIO3_BASE   (0x4200C000u)

Peripheral CM7_GPIO3 base address

CM7_GPIO3_BASE [2/2]

#define CM7_GPIO3_BASE   (0x4200C000u)

Peripheral CM7_GPIO3 base address

GPIO1 [1/3]

#define GPIO1   ((GPIO_Type *)GPIO1_BASE)

Peripheral GPIO1 base pointer

GPIO1 [2/3]

#define GPIO1   ((GPIO_Type *)GPIO1_BASE)

Peripheral GPIO1 base pointer

GPIO1 [3/3]

#define GPIO1   ((GPIO_Type *)GPIO1_BASE)

Peripheral GPIO1 base pointer

GPIO10 [1/2]

#define GPIO10   ((GPIO_Type *)GPIO10_BASE)

Peripheral GPIO10 base pointer

GPIO10 [2/2]

#define GPIO10   ((GPIO_Type *)GPIO10_BASE)

Peripheral GPIO10 base pointer

GPIO10_BASE [1/2]

#define GPIO10_BASE   (0x40C68000u)

Peripheral GPIO10 base address

GPIO10_BASE [2/2]

#define GPIO10_BASE   (0x40C68000u)

Peripheral GPIO10 base address

GPIO11 [1/2]

#define GPIO11   ((GPIO_Type *)GPIO11_BASE)

Peripheral GPIO11 base pointer

GPIO11 [2/2]

#define GPIO11   ((GPIO_Type *)GPIO11_BASE)

Peripheral GPIO11 base pointer

GPIO11_BASE [1/2]

#define GPIO11_BASE   (0x40C6C000u)

Peripheral GPIO11 base address

GPIO11_BASE [2/2]

#define GPIO11_BASE   (0x40C6C000u)

Peripheral GPIO11 base address

GPIO12 [1/2]

#define GPIO12   ((GPIO_Type *)GPIO12_BASE)

Peripheral GPIO12 base pointer

GPIO12 [2/2]

#define GPIO12   ((GPIO_Type *)GPIO12_BASE)

Peripheral GPIO12 base pointer

GPIO12_BASE [1/2]

#define GPIO12_BASE   (0x40C70000u)

Peripheral GPIO12 base address

GPIO12_BASE [2/2]

#define GPIO12_BASE   (0x40C70000u)

Peripheral GPIO12 base address

GPIO13 [1/2]

#define GPIO13   ((GPIO_Type *)GPIO13_BASE)

Peripheral GPIO13 base pointer

GPIO13 [2/2]

#define GPIO13   ((GPIO_Type *)GPIO13_BASE)

Peripheral GPIO13 base pointer

GPIO13_BASE [1/2]

#define GPIO13_BASE   (0x40CA0000u)

Peripheral GPIO13 base address

GPIO13_BASE [2/2]

#define GPIO13_BASE   (0x40CA0000u)

Peripheral GPIO13 base address

GPIO1_BASE [1/3]

#define GPIO1_BASE   (0x401B8000u)

Peripheral GPIO1 base address

GPIO1_BASE [2/3]

#define GPIO1_BASE   (0x4012C000u)

Peripheral GPIO1 base address

GPIO1_BASE [3/3]

#define GPIO1_BASE   (0x4012C000u)

Peripheral GPIO1 base address

GPIO2 [1/3]

#define GPIO2   ((GPIO_Type *)GPIO2_BASE)

Peripheral GPIO2 base pointer

GPIO2 [2/3]

#define GPIO2   ((GPIO_Type *)GPIO2_BASE)

Peripheral GPIO2 base pointer

GPIO2 [3/3]

#define GPIO2   ((GPIO_Type *)GPIO2_BASE)

Peripheral GPIO2 base pointer

GPIO2_BASE [1/3]

#define GPIO2_BASE   (0x401BC000u)

Peripheral GPIO2 base address

GPIO2_BASE [2/3]

#define GPIO2_BASE   (0x40130000u)

Peripheral GPIO2 base address

GPIO2_BASE [3/3]

#define GPIO2_BASE   (0x40130000u)

Peripheral GPIO2 base address

GPIO3 [1/3]

#define GPIO3   ((GPIO_Type *)GPIO3_BASE)

Peripheral GPIO3 base pointer

GPIO3 [2/3]

#define GPIO3   ((GPIO_Type *)GPIO3_BASE)

Peripheral GPIO3 base pointer

GPIO3 [3/3]

#define GPIO3   ((GPIO_Type *)GPIO3_BASE)

Peripheral GPIO3 base pointer

GPIO3_BASE [1/3]

#define GPIO3_BASE   (0x401C0000u)

Peripheral GPIO3 base address

GPIO3_BASE [2/3]

#define GPIO3_BASE   (0x40134000u)

Peripheral GPIO3 base address

GPIO3_BASE [3/3]

#define GPIO3_BASE   (0x40134000u)

Peripheral GPIO3 base address

GPIO4 [1/3]

#define GPIO4   ((GPIO_Type *)GPIO4_BASE)

Peripheral GPIO4 base pointer

GPIO4 [2/3]

#define GPIO4   ((GPIO_Type *)GPIO4_BASE)

Peripheral GPIO4 base pointer

GPIO4 [3/3]

#define GPIO4   ((GPIO_Type *)GPIO4_BASE)

Peripheral GPIO4 base pointer

GPIO4_BASE [1/3]

#define GPIO4_BASE   (0x401C4000u)

Peripheral GPIO4 base address

GPIO4_BASE [2/3]

#define GPIO4_BASE   (0x40138000u)

Peripheral GPIO4 base address

GPIO4_BASE [3/3]

#define GPIO4_BASE   (0x40138000u)

Peripheral GPIO4 base address

GPIO5 [1/3]

#define GPIO5   ((GPIO_Type *)GPIO5_BASE)

Peripheral GPIO5 base pointer

GPIO5 [2/3]

#define GPIO5   ((GPIO_Type *)GPIO5_BASE)

Peripheral GPIO5 base pointer

GPIO5 [3/3]

#define GPIO5   ((GPIO_Type *)GPIO5_BASE)

Peripheral GPIO5 base pointer

GPIO5_BASE [1/3]

#define GPIO5_BASE   (0x400C0000u)

Peripheral GPIO5 base address

GPIO5_BASE [2/3]

#define GPIO5_BASE   (0x4013C000u)

Peripheral GPIO5 base address

GPIO5_BASE [3/3]

#define GPIO5_BASE   (0x4013C000u)

Peripheral GPIO5 base address

GPIO6 [1/2]

#define GPIO6   ((GPIO_Type *)GPIO6_BASE)

Peripheral GPIO6 base pointer

GPIO6 [2/2]

#define GPIO6   ((GPIO_Type *)GPIO6_BASE)

Peripheral GPIO6 base pointer

GPIO6_BASE [1/2]

#define GPIO6_BASE   (0x40140000u)

Peripheral GPIO6 base address

GPIO6_BASE [2/2]

#define GPIO6_BASE   (0x40140000u)

Peripheral GPIO6 base address

GPIO7 [1/2]

#define GPIO7   ((GPIO_Type *)GPIO7_BASE)

Peripheral GPIO7 base pointer

GPIO7 [2/2]

#define GPIO7   ((GPIO_Type *)GPIO7_BASE)

Peripheral GPIO7 base pointer

GPIO7_BASE [1/2]

#define GPIO7_BASE   (0x40C5C000u)

Peripheral GPIO7 base address

GPIO7_BASE [2/2]

#define GPIO7_BASE   (0x40C5C000u)

Peripheral GPIO7 base address

GPIO8 [1/2]

#define GPIO8   ((GPIO_Type *)GPIO8_BASE)

Peripheral GPIO8 base pointer

GPIO8 [2/2]

#define GPIO8   ((GPIO_Type *)GPIO8_BASE)

Peripheral GPIO8 base pointer

GPIO8_BASE [1/2]

#define GPIO8_BASE   (0x40C60000u)

Peripheral GPIO8 base address

GPIO8_BASE [2/2]

#define GPIO8_BASE   (0x40C60000u)

Peripheral GPIO8 base address

GPIO9 [1/2]

#define GPIO9   ((GPIO_Type *)GPIO9_BASE)

Peripheral GPIO9 base pointer

GPIO9 [2/2]

#define GPIO9   ((GPIO_Type *)GPIO9_BASE)

Peripheral GPIO9 base pointer

GPIO9_BASE [1/2]

#define GPIO9_BASE   (0x40C64000u)

Peripheral GPIO9 base address

GPIO9_BASE [2/2]

#define GPIO9_BASE   (0x40C64000u)

Peripheral GPIO9 base address

GPIO_BASE_ADDRS [1/3]

#define GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE }

Array initializer of GPIO peripheral base addresses

GPIO_BASE_ADDRS [2/3]

#define GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE, GPIO6_BASE, GPIO7_BASE, GPIO8_BASE, GPIO9_BASE, GPIO10_BASE, GPIO11_BASE, GPIO12_BASE, GPIO13_BASE, CM7_GPIO2_BASE, CM7_GPIO3_BASE }

Array initializer of GPIO peripheral base addresses

GPIO_BASE_ADDRS [3/3]

#define GPIO_BASE_ADDRS   { 0u, GPIO1_BASE, GPIO2_BASE, GPIO3_BASE, GPIO4_BASE, GPIO5_BASE, GPIO6_BASE, GPIO7_BASE, GPIO8_BASE, GPIO9_BASE, GPIO10_BASE, GPIO11_BASE, GPIO12_BASE, GPIO13_BASE, CM7_GPIO2_BASE, CM7_GPIO3_BASE }

Array initializer of GPIO peripheral base addresses

GPIO_BASE_PTRS [1/3]

#define GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5 }

Array initializer of GPIO peripheral base pointers

GPIO_BASE_PTRS [2/3]

#define GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5, GPIO6, GPIO7, GPIO8, GPIO9, GPIO10, GPIO11, GPIO12, GPIO13, CM7_GPIO2, CM7_GPIO3 }

Array initializer of GPIO peripheral base pointers

GPIO_BASE_PTRS [3/3]

#define GPIO_BASE_PTRS   { (GPIO_Type *)0u, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5, GPIO6, GPIO7, GPIO8, GPIO9, GPIO10, GPIO11, GPIO12, GPIO13, CM7_GPIO2, CM7_GPIO3 }

Array initializer of GPIO peripheral base pointers

GPIO_COMBINED_LOW_IRQS [1/2]

#define GPIO_COMBINED_LOW_IRQS   { NotAvail_IRQn, GPIO1_Combined_0_15_IRQn, GPIO2_Combined_0_15_IRQn, GPIO3_Combined_0_15_IRQn, GPIO4_Combined_0_15_IRQn, GPIO5_Combined_0_15_IRQn, NotAvail_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO7_8_9_10_11_IRQn, GPIO12_Combined_0_15_IRQn, GPIO13_Combined_0_31_IRQn, NotAvail_IRQn, NotAvail_IRQn }

Interrupt vectors for the GPIO peripheral type

GPIO_COMBINED_LOW_IRQS [2/2]

#define GPIO_COMBINED_LOW_IRQS   { NotAvail_IRQn, GPIO1_Combined_0_15_IRQn, GPIO2_Combined_0_15_IRQn, GPIO3_Combined_0_15_IRQn, GPIO4_Combined_0_15_IRQn, GPIO5_Combined_0_15_IRQn, GPIO6_Combined_0_15_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, GPIO13_Combined_0_31_IRQn, CM7_GPIO2_3_IRQn, CM7_GPIO2_3_IRQn }

Interrupt vectors for the GPIO peripheral type

GPIO_IRQS

#define GPIO_IRQS   { NotAvail_IRQn, GPIO1_INT0_IRQn, GPIO1_INT1_IRQn, GPIO1_INT2_IRQn, GPIO1_INT3_IRQn, GPIO1_INT4_IRQn, GPIO1_INT5_IRQn, GPIO1_INT6_IRQn, GPIO1_INT7_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn, NotAvail_IRQn }

Interrupt vectors for the GPIO peripheral type