|
#define | CSI_CR1_PIXEL_BIT_MASK (0x1U) |
|
#define | CSI_CR1_PIXEL_BIT_SHIFT (0U) |
|
#define | CSI_CR1_PIXEL_BIT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PIXEL_BIT_SHIFT)) & CSI_CR1_PIXEL_BIT_MASK) |
|
#define | CSI_CR1_REDGE_MASK (0x2U) |
|
#define | CSI_CR1_REDGE_SHIFT (1U) |
|
#define | CSI_CR1_REDGE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_REDGE_SHIFT)) & CSI_CR1_REDGE_MASK) |
|
#define | CSI_CR1_INV_PCLK_MASK (0x4U) |
|
#define | CSI_CR1_INV_PCLK_SHIFT (2U) |
|
#define | CSI_CR1_INV_PCLK(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_PCLK_SHIFT)) & CSI_CR1_INV_PCLK_MASK) |
|
#define | CSI_CR1_INV_DATA_MASK (0x8U) |
|
#define | CSI_CR1_INV_DATA_SHIFT (3U) |
|
#define | CSI_CR1_INV_DATA(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_DATA_SHIFT)) & CSI_CR1_INV_DATA_MASK) |
|
#define | CSI_CR1_GCLK_MODE_MASK (0x10U) |
|
#define | CSI_CR1_GCLK_MODE_SHIFT (4U) |
|
#define | CSI_CR1_GCLK_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_GCLK_MODE_SHIFT)) & CSI_CR1_GCLK_MODE_MASK) |
|
#define | CSI_CR1_CLR_RXFIFO_MASK (0x20U) |
|
#define | CSI_CR1_CLR_RXFIFO_SHIFT (5U) |
|
#define | CSI_CR1_CLR_RXFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_RXFIFO_SHIFT)) & CSI_CR1_CLR_RXFIFO_MASK) |
|
#define | CSI_CR1_CLR_STATFIFO_MASK (0x40U) |
|
#define | CSI_CR1_CLR_STATFIFO_SHIFT (6U) |
|
#define | CSI_CR1_CLR_STATFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_STATFIFO_SHIFT)) & CSI_CR1_CLR_STATFIFO_MASK) |
|
#define | CSI_CR1_PACK_DIR_MASK (0x80U) |
|
#define | CSI_CR1_PACK_DIR_SHIFT (7U) |
|
#define | CSI_CR1_PACK_DIR(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PACK_DIR_SHIFT)) & CSI_CR1_PACK_DIR_MASK) |
|
#define | CSI_CR1_FCC_MASK (0x100U) |
|
#define | CSI_CR1_FCC_SHIFT (8U) |
|
#define | CSI_CR1_FCC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FCC_SHIFT)) & CSI_CR1_FCC_MASK) |
|
#define | CSI_CR1_CCIR_EN_MASK (0x400U) |
|
#define | CSI_CR1_CCIR_EN_SHIFT (10U) |
|
#define | CSI_CR1_CCIR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CCIR_EN_SHIFT)) & CSI_CR1_CCIR_EN_MASK) |
|
#define | CSI_CR1_HSYNC_POL_MASK (0x800U) |
|
#define | CSI_CR1_HSYNC_POL_SHIFT (11U) |
|
#define | CSI_CR1_HSYNC_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_HSYNC_POL_SHIFT)) & CSI_CR1_HSYNC_POL_MASK) |
|
#define | CSI_CR1_SOF_INTEN_MASK (0x10000U) |
|
#define | CSI_CR1_SOF_INTEN_SHIFT (16U) |
|
#define | CSI_CR1_SOF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_INTEN_SHIFT)) & CSI_CR1_SOF_INTEN_MASK) |
|
#define | CSI_CR1_SOF_POL_MASK (0x20000U) |
|
#define | CSI_CR1_SOF_POL_SHIFT (17U) |
|
#define | CSI_CR1_SOF_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_POL_SHIFT)) & CSI_CR1_SOF_POL_MASK) |
|
#define | CSI_CR1_RXFF_INTEN_MASK (0x40000U) |
|
#define | CSI_CR1_RXFF_INTEN_SHIFT (18U) |
|
#define | CSI_CR1_RXFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RXFF_INTEN_SHIFT)) & CSI_CR1_RXFF_INTEN_MASK) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_MASK (0x80000U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT (19U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB1_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_MASK (0x100000U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT (20U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB2_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_STATFF_INTEN_MASK (0x200000U) |
|
#define | CSI_CR1_STATFF_INTEN_SHIFT (21U) |
|
#define | CSI_CR1_STATFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_STATFF_INTEN_SHIFT)) & CSI_CR1_STATFF_INTEN_MASK) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_MASK (0x400000U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT (22U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_SFF_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_RF_OR_INTEN_MASK (0x1000000U) |
|
#define | CSI_CR1_RF_OR_INTEN_SHIFT (24U) |
|
#define | CSI_CR1_RF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RF_OR_INTEN_SHIFT)) & CSI_CR1_RF_OR_INTEN_MASK) |
|
#define | CSI_CR1_SF_OR_INTEN_MASK (0x2000000U) |
|
#define | CSI_CR1_SF_OR_INTEN_SHIFT (25U) |
|
#define | CSI_CR1_SF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SF_OR_INTEN_SHIFT)) & CSI_CR1_SF_OR_INTEN_MASK) |
|
#define | CSI_CR1_COF_INT_EN_MASK (0x4000000U) |
|
#define | CSI_CR1_COF_INT_EN_SHIFT (26U) |
|
#define | CSI_CR1_COF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_COF_INT_EN_SHIFT)) & CSI_CR1_COF_INT_EN_MASK) |
|
#define | CSI_CR1_CCIR_MODE_MASK (0x8000000U) |
|
#define | CSI_CR1_CCIR_MODE_SHIFT (27U) |
|
#define | CSI_CR1_CCIR_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CCIR_MODE_SHIFT)) & CSI_CR1_CCIR_MODE_MASK) |
|
#define | CSI_CR1_PrP_IF_EN_MASK (0x10000000U) |
|
#define | CSI_CR1_PrP_IF_EN_SHIFT (28U) |
|
#define | CSI_CR1_PrP_IF_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PrP_IF_EN_SHIFT)) & CSI_CR1_PrP_IF_EN_MASK) |
|
#define | CSI_CR1_EOF_INT_EN_MASK (0x20000000U) |
|
#define | CSI_CR1_EOF_INT_EN_SHIFT (29U) |
|
#define | CSI_CR1_EOF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EOF_INT_EN_SHIFT)) & CSI_CR1_EOF_INT_EN_MASK) |
|
#define | CSI_CR1_EXT_VSYNC_MASK (0x40000000U) |
|
#define | CSI_CR1_EXT_VSYNC_SHIFT (30U) |
|
#define | CSI_CR1_EXT_VSYNC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EXT_VSYNC_SHIFT)) & CSI_CR1_EXT_VSYNC_MASK) |
|
#define | CSI_CR1_SWAP16_EN_MASK (0x80000000U) |
|
#define | CSI_CR1_SWAP16_EN_SHIFT (31U) |
|
#define | CSI_CR1_SWAP16_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SWAP16_EN_SHIFT)) & CSI_CR1_SWAP16_EN_MASK) |
|
|
#define | CSI_CR2_HSC_MASK (0xFFU) |
|
#define | CSI_CR2_HSC_SHIFT (0U) |
|
#define | CSI_CR2_HSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_HSC_SHIFT)) & CSI_CR2_HSC_MASK) |
|
#define | CSI_CR2_VSC_MASK (0xFF00U) |
|
#define | CSI_CR2_VSC_SHIFT (8U) |
|
#define | CSI_CR2_VSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_VSC_SHIFT)) & CSI_CR2_VSC_MASK) |
|
#define | CSI_CR2_LVRM_MASK (0x70000U) |
|
#define | CSI_CR2_LVRM_SHIFT (16U) |
|
#define | CSI_CR2_LVRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_LVRM_SHIFT)) & CSI_CR2_LVRM_MASK) |
|
#define | CSI_CR2_BTS_MASK (0x180000U) |
|
#define | CSI_CR2_BTS_SHIFT (19U) |
|
#define | CSI_CR2_BTS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_BTS_SHIFT)) & CSI_CR2_BTS_MASK) |
|
#define | CSI_CR2_SCE_MASK (0x800000U) |
|
#define | CSI_CR2_SCE_SHIFT (23U) |
|
#define | CSI_CR2_SCE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_SCE_SHIFT)) & CSI_CR2_SCE_MASK) |
|
#define | CSI_CR2_AFS_MASK (0x3000000U) |
|
#define | CSI_CR2_AFS_SHIFT (24U) |
|
#define | CSI_CR2_AFS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_AFS_SHIFT)) & CSI_CR2_AFS_MASK) |
|
#define | CSI_CR2_DRM_MASK (0x4000000U) |
|
#define | CSI_CR2_DRM_SHIFT (26U) |
|
#define | CSI_CR2_DRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DRM_SHIFT)) & CSI_CR2_DRM_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_MASK (0x30000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT (28U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_SFF_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_MASK (0xC0000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT (30U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_RFF_MASK) |
|
|
#define | CSI_CR3_ECC_AUTO_EN_MASK (0x1U) |
|
#define | CSI_CR3_ECC_AUTO_EN_SHIFT (0U) |
|
#define | CSI_CR3_ECC_AUTO_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_AUTO_EN_SHIFT)) & CSI_CR3_ECC_AUTO_EN_MASK) |
|
#define | CSI_CR3_ECC_INT_EN_MASK (0x2U) |
|
#define | CSI_CR3_ECC_INT_EN_SHIFT (1U) |
|
#define | CSI_CR3_ECC_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_INT_EN_SHIFT)) & CSI_CR3_ECC_INT_EN_MASK) |
|
#define | CSI_CR3_ZERO_PACK_EN_MASK (0x4U) |
|
#define | CSI_CR3_ZERO_PACK_EN_SHIFT (2U) |
|
#define | CSI_CR3_ZERO_PACK_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ZERO_PACK_EN_SHIFT)) & CSI_CR3_ZERO_PACK_EN_MASK) |
|
#define | CSI_CR3_SENSOR_16BITS_MASK (0x8U) |
|
#define | CSI_CR3_SENSOR_16BITS_SHIFT (3U) |
|
#define | CSI_CR3_SENSOR_16BITS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_SENSOR_16BITS_SHIFT)) & CSI_CR3_SENSOR_16BITS_MASK) |
|
#define | CSI_CR3_RxFF_LEVEL_MASK (0x70U) |
|
#define | CSI_CR3_RxFF_LEVEL_SHIFT (4U) |
|
#define | CSI_CR3_RxFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_RxFF_LEVEL_SHIFT)) & CSI_CR3_RxFF_LEVEL_MASK) |
|
#define | CSI_CR3_HRESP_ERR_EN_MASK (0x80U) |
|
#define | CSI_CR3_HRESP_ERR_EN_SHIFT (7U) |
|
#define | CSI_CR3_HRESP_ERR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_HRESP_ERR_EN_SHIFT)) & CSI_CR3_HRESP_ERR_EN_MASK) |
|
#define | CSI_CR3_STATFF_LEVEL_MASK (0x700U) |
|
#define | CSI_CR3_STATFF_LEVEL_SHIFT (8U) |
|
#define | CSI_CR3_STATFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_STATFF_LEVEL_SHIFT)) & CSI_CR3_STATFF_LEVEL_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_MASK (0x800U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_SHIFT (11U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_SFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_SFF_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_MASK (0x1000U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_SHIFT (12U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_RFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_RFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_MASK (0x2000U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_SHIFT (13U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_SFF_SHIFT)) & CSI_CR3_DMA_REFLASH_SFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_MASK (0x4000U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_SHIFT (14U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_RFF_SHIFT)) & CSI_CR3_DMA_REFLASH_RFF_MASK) |
|
#define | CSI_CR3_FRMCNT_RST_MASK (0x8000U) |
|
#define | CSI_CR3_FRMCNT_RST_SHIFT (15U) |
|
#define | CSI_CR3_FRMCNT_RST(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_RST_SHIFT)) & CSI_CR3_FRMCNT_RST_MASK) |
|
#define | CSI_CR3_FRMCNT_MASK (0xFFFF0000U) |
|
#define | CSI_CR3_FRMCNT_SHIFT (16U) |
|
#define | CSI_CR3_FRMCNT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_SHIFT)) & CSI_CR3_FRMCNT_MASK) |
|
|
#define | CSI_SR_DRDY_MASK (0x1U) |
|
#define | CSI_SR_DRDY_SHIFT (0U) |
|
#define | CSI_SR_DRDY(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DRDY_SHIFT)) & CSI_SR_DRDY_MASK) |
|
#define | CSI_SR_ECC_INT_MASK (0x2U) |
|
#define | CSI_SR_ECC_INT_SHIFT (1U) |
|
#define | CSI_SR_ECC_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_ECC_INT_SHIFT)) & CSI_SR_ECC_INT_MASK) |
|
#define | CSI_SR_HRESP_ERR_INT_MASK (0x80U) |
|
#define | CSI_SR_HRESP_ERR_INT_SHIFT (7U) |
|
#define | CSI_SR_HRESP_ERR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_HRESP_ERR_INT_SHIFT)) & CSI_SR_HRESP_ERR_INT_MASK) |
|
#define | CSI_SR_COF_INT_MASK (0x2000U) |
|
#define | CSI_SR_COF_INT_SHIFT (13U) |
|
#define | CSI_SR_COF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_COF_INT_SHIFT)) & CSI_SR_COF_INT_MASK) |
|
#define | CSI_SR_F1_INT_MASK (0x4000U) |
|
#define | CSI_SR_F1_INT_SHIFT (14U) |
|
#define | CSI_SR_F1_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F1_INT_SHIFT)) & CSI_SR_F1_INT_MASK) |
|
#define | CSI_SR_F2_INT_MASK (0x8000U) |
|
#define | CSI_SR_F2_INT_SHIFT (15U) |
|
#define | CSI_SR_F2_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F2_INT_SHIFT)) & CSI_SR_F2_INT_MASK) |
|
#define | CSI_SR_SOF_INT_MASK (0x10000U) |
|
#define | CSI_SR_SOF_INT_SHIFT (16U) |
|
#define | CSI_SR_SOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SOF_INT_SHIFT)) & CSI_SR_SOF_INT_MASK) |
|
#define | CSI_SR_EOF_INT_MASK (0x20000U) |
|
#define | CSI_SR_EOF_INT_SHIFT (17U) |
|
#define | CSI_SR_EOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_EOF_INT_SHIFT)) & CSI_SR_EOF_INT_MASK) |
|
#define | CSI_SR_RxFF_INT_MASK (0x40000U) |
|
#define | CSI_SR_RxFF_INT_SHIFT (18U) |
|
#define | CSI_SR_RxFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RxFF_INT_SHIFT)) & CSI_SR_RxFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_MASK (0x80000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_SHIFT (19U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB1_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB1_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_MASK (0x100000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_SHIFT (20U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB2_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB2_MASK) |
|
#define | CSI_SR_STATFF_INT_MASK (0x200000U) |
|
#define | CSI_SR_STATFF_INT_SHIFT (21U) |
|
#define | CSI_SR_STATFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_STATFF_INT_SHIFT)) & CSI_SR_STATFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_MASK (0x400000U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_SHIFT (22U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_SFF_SHIFT)) & CSI_SR_DMA_TSF_DONE_SFF_MASK) |
|
#define | CSI_SR_RF_OR_INT_MASK (0x1000000U) |
|
#define | CSI_SR_RF_OR_INT_SHIFT (24U) |
|
#define | CSI_SR_RF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RF_OR_INT_SHIFT)) & CSI_SR_RF_OR_INT_MASK) |
|
#define | CSI_SR_SF_OR_INT_MASK (0x2000000U) |
|
#define | CSI_SR_SF_OR_INT_SHIFT (25U) |
|
#define | CSI_SR_SF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SF_OR_INT_SHIFT)) & CSI_SR_SF_OR_INT_MASK) |
|
#define | CSI_SR_DMA_FIELD1_DONE_MASK (0x4000000U) |
|
#define | CSI_SR_DMA_FIELD1_DONE_SHIFT (26U) |
|
#define | CSI_SR_DMA_FIELD1_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD1_DONE_SHIFT)) & CSI_SR_DMA_FIELD1_DONE_MASK) |
|
#define | CSI_SR_DMA_FIELD0_DONE_MASK (0x8000000U) |
|
#define | CSI_SR_DMA_FIELD0_DONE_SHIFT (27U) |
|
#define | CSI_SR_DMA_FIELD0_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD0_DONE_SHIFT)) & CSI_SR_DMA_FIELD0_DONE_MASK) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_MASK (0x10000000U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT (28U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT)) & CSI_SR_BASEADDR_CHHANGE_ERROR_MASK) |
|
|
#define | CSI_CR18_DEINTERLACE_EN_MASK (0x4U) |
|
#define | CSI_CR18_DEINTERLACE_EN_SHIFT (2U) |
|
#define | CSI_CR18_DEINTERLACE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DEINTERLACE_EN_SHIFT)) & CSI_CR18_DEINTERLACE_EN_MASK) |
|
#define | CSI_CR18_PARALLEL24_EN_MASK (0x8U) |
|
#define | CSI_CR18_PARALLEL24_EN_SHIFT (3U) |
|
#define | CSI_CR18_PARALLEL24_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_PARALLEL24_EN_SHIFT)) & CSI_CR18_PARALLEL24_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_MASK (0x10U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_SHIFT (4U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_EN_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_MASK (0x20U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT (5U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_SEL_MASK) |
|
#define | CSI_CR18_FIELD0_DONE_IE_MASK (0x40U) |
|
#define | CSI_CR18_FIELD0_DONE_IE_SHIFT (6U) |
|
#define | CSI_CR18_FIELD0_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_FIELD0_DONE_IE_SHIFT)) & CSI_CR18_FIELD0_DONE_IE_MASK) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_MASK (0x80U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT (7U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT)) & CSI_CR18_DMA_FIELD1_DONE_IE_MASK) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_MASK (0x100U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_SHIFT (8U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_LAST_DMA_REQ_SEL_SHIFT)) & CSI_CR18_LAST_DMA_REQ_SEL_MASK) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK (0x200U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT (9U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT)) & CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_MASK (0x400U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_SHIFT (10U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_RGB888A_FORMAT_SEL_SHIFT)) & CSI_CR18_RGB888A_FORMAT_SEL_MASK) |
|
#define | CSI_CR18_AHB_HPROT_MASK (0xF000U) |
|
#define | CSI_CR18_AHB_HPROT_SHIFT (12U) |
|
#define | CSI_CR18_AHB_HPROT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_AHB_HPROT_SHIFT)) & CSI_CR18_AHB_HPROT_MASK) |
|
#define | CSI_CR18_MASK_OPTION_MASK (0xC0000U) |
|
#define | CSI_CR18_MASK_OPTION_SHIFT (18U) |
|
#define | CSI_CR18_MASK_OPTION(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MASK_OPTION_SHIFT)) & CSI_CR18_MASK_OPTION_MASK) |
|
#define | CSI_CR18_CSI_ENABLE_MASK (0x80000000U) |
|
#define | CSI_CR18_CSI_ENABLE_SHIFT (31U) |
|
#define | CSI_CR18_CSI_ENABLE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_CSI_ENABLE_SHIFT)) & CSI_CR18_CSI_ENABLE_MASK) |
|
|
#define | CSI_CR1_PIXEL_BIT_MASK (0x1U) |
|
#define | CSI_CR1_PIXEL_BIT_SHIFT (0U) |
|
#define | CSI_CR1_PIXEL_BIT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PIXEL_BIT_SHIFT)) & CSI_CR1_PIXEL_BIT_MASK) |
|
#define | CSI_CR1_REDGE_MASK (0x2U) |
|
#define | CSI_CR1_REDGE_SHIFT (1U) |
|
#define | CSI_CR1_REDGE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_REDGE_SHIFT)) & CSI_CR1_REDGE_MASK) |
|
#define | CSI_CR1_INV_PCLK_MASK (0x4U) |
|
#define | CSI_CR1_INV_PCLK_SHIFT (2U) |
|
#define | CSI_CR1_INV_PCLK(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_PCLK_SHIFT)) & CSI_CR1_INV_PCLK_MASK) |
|
#define | CSI_CR1_INV_DATA_MASK (0x8U) |
|
#define | CSI_CR1_INV_DATA_SHIFT (3U) |
|
#define | CSI_CR1_INV_DATA(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_DATA_SHIFT)) & CSI_CR1_INV_DATA_MASK) |
|
#define | CSI_CR1_GCLK_MODE_MASK (0x10U) |
|
#define | CSI_CR1_GCLK_MODE_SHIFT (4U) |
|
#define | CSI_CR1_GCLK_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_GCLK_MODE_SHIFT)) & CSI_CR1_GCLK_MODE_MASK) |
|
#define | CSI_CR1_CLR_RXFIFO_MASK (0x20U) |
|
#define | CSI_CR1_CLR_RXFIFO_SHIFT (5U) |
|
#define | CSI_CR1_CLR_RXFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_RXFIFO_SHIFT)) & CSI_CR1_CLR_RXFIFO_MASK) |
|
#define | CSI_CR1_CLR_STATFIFO_MASK (0x40U) |
|
#define | CSI_CR1_CLR_STATFIFO_SHIFT (6U) |
|
#define | CSI_CR1_CLR_STATFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_STATFIFO_SHIFT)) & CSI_CR1_CLR_STATFIFO_MASK) |
|
#define | CSI_CR1_PACK_DIR_MASK (0x80U) |
|
#define | CSI_CR1_PACK_DIR_SHIFT (7U) |
|
#define | CSI_CR1_PACK_DIR(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PACK_DIR_SHIFT)) & CSI_CR1_PACK_DIR_MASK) |
|
#define | CSI_CR1_FCC_MASK (0x100U) |
|
#define | CSI_CR1_FCC_SHIFT (8U) |
|
#define | CSI_CR1_FCC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FCC_SHIFT)) & CSI_CR1_FCC_MASK) |
|
#define | CSI_CR1_CCIR_EN_MASK (0x400U) |
|
#define | CSI_CR1_CCIR_EN_SHIFT (10U) |
|
#define | CSI_CR1_CCIR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CCIR_EN_SHIFT)) & CSI_CR1_CCIR_EN_MASK) |
|
#define | CSI_CR1_HSYNC_POL_MASK (0x800U) |
|
#define | CSI_CR1_HSYNC_POL_SHIFT (11U) |
|
#define | CSI_CR1_HSYNC_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_HSYNC_POL_SHIFT)) & CSI_CR1_HSYNC_POL_MASK) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE_MASK (0x1000U) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE_SHIFT (12U) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_HISTOGRAM_CALC_DONE_IE_SHIFT)) & CSI_CR1_HISTOGRAM_CALC_DONE_IE_MASK) |
|
#define | CSI_CR1_SOF_INTEN_MASK (0x10000U) |
|
#define | CSI_CR1_SOF_INTEN_SHIFT (16U) |
|
#define | CSI_CR1_SOF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_INTEN_SHIFT)) & CSI_CR1_SOF_INTEN_MASK) |
|
#define | CSI_CR1_SOF_POL_MASK (0x20000U) |
|
#define | CSI_CR1_SOF_POL_SHIFT (17U) |
|
#define | CSI_CR1_SOF_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_POL_SHIFT)) & CSI_CR1_SOF_POL_MASK) |
|
#define | CSI_CR1_RXFF_INTEN_MASK (0x40000U) |
|
#define | CSI_CR1_RXFF_INTEN_SHIFT (18U) |
|
#define | CSI_CR1_RXFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RXFF_INTEN_SHIFT)) & CSI_CR1_RXFF_INTEN_MASK) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_MASK (0x80000U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT (19U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB1_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_MASK (0x100000U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT (20U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB2_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_STATFF_INTEN_MASK (0x200000U) |
|
#define | CSI_CR1_STATFF_INTEN_SHIFT (21U) |
|
#define | CSI_CR1_STATFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_STATFF_INTEN_SHIFT)) & CSI_CR1_STATFF_INTEN_MASK) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_MASK (0x400000U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT (22U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_SFF_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_RF_OR_INTEN_MASK (0x1000000U) |
|
#define | CSI_CR1_RF_OR_INTEN_SHIFT (24U) |
|
#define | CSI_CR1_RF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RF_OR_INTEN_SHIFT)) & CSI_CR1_RF_OR_INTEN_MASK) |
|
#define | CSI_CR1_SF_OR_INTEN_MASK (0x2000000U) |
|
#define | CSI_CR1_SF_OR_INTEN_SHIFT (25U) |
|
#define | CSI_CR1_SF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SF_OR_INTEN_SHIFT)) & CSI_CR1_SF_OR_INTEN_MASK) |
|
#define | CSI_CR1_COF_INT_EN_MASK (0x4000000U) |
|
#define | CSI_CR1_COF_INT_EN_SHIFT (26U) |
|
#define | CSI_CR1_COF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_COF_INT_EN_SHIFT)) & CSI_CR1_COF_INT_EN_MASK) |
|
#define | CSI_CR1_VIDEO_MODE_MASK (0x8000000U) |
|
#define | CSI_CR1_VIDEO_MODE_SHIFT (27U) |
|
#define | CSI_CR1_VIDEO_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_VIDEO_MODE_SHIFT)) & CSI_CR1_VIDEO_MODE_MASK) |
|
#define | CSI_CR1_EOF_INT_EN_MASK (0x20000000U) |
|
#define | CSI_CR1_EOF_INT_EN_SHIFT (29U) |
|
#define | CSI_CR1_EOF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EOF_INT_EN_SHIFT)) & CSI_CR1_EOF_INT_EN_MASK) |
|
#define | CSI_CR1_EXT_VSYNC_MASK (0x40000000U) |
|
#define | CSI_CR1_EXT_VSYNC_SHIFT (30U) |
|
#define | CSI_CR1_EXT_VSYNC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EXT_VSYNC_SHIFT)) & CSI_CR1_EXT_VSYNC_MASK) |
|
#define | CSI_CR1_SWAP16_EN_MASK (0x80000000U) |
|
#define | CSI_CR1_SWAP16_EN_SHIFT (31U) |
|
#define | CSI_CR1_SWAP16_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SWAP16_EN_SHIFT)) & CSI_CR1_SWAP16_EN_MASK) |
|
|
#define | CSI_CR2_HSC_MASK (0xFFU) |
|
#define | CSI_CR2_HSC_SHIFT (0U) |
|
#define | CSI_CR2_HSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_HSC_SHIFT)) & CSI_CR2_HSC_MASK) |
|
#define | CSI_CR2_VSC_MASK (0xFF00U) |
|
#define | CSI_CR2_VSC_SHIFT (8U) |
|
#define | CSI_CR2_VSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_VSC_SHIFT)) & CSI_CR2_VSC_MASK) |
|
#define | CSI_CR2_LVRM_MASK (0x70000U) |
|
#define | CSI_CR2_LVRM_SHIFT (16U) |
|
#define | CSI_CR2_LVRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_LVRM_SHIFT)) & CSI_CR2_LVRM_MASK) |
|
#define | CSI_CR2_BTS_MASK (0x180000U) |
|
#define | CSI_CR2_BTS_SHIFT (19U) |
|
#define | CSI_CR2_BTS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_BTS_SHIFT)) & CSI_CR2_BTS_MASK) |
|
#define | CSI_CR2_SCE_MASK (0x800000U) |
|
#define | CSI_CR2_SCE_SHIFT (23U) |
|
#define | CSI_CR2_SCE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_SCE_SHIFT)) & CSI_CR2_SCE_MASK) |
|
#define | CSI_CR2_AFS_MASK (0x3000000U) |
|
#define | CSI_CR2_AFS_SHIFT (24U) |
|
#define | CSI_CR2_AFS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_AFS_SHIFT)) & CSI_CR2_AFS_MASK) |
|
#define | CSI_CR2_DRM_MASK (0x4000000U) |
|
#define | CSI_CR2_DRM_SHIFT (26U) |
|
#define | CSI_CR2_DRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DRM_SHIFT)) & CSI_CR2_DRM_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_MASK (0x30000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT (28U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_SFF_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_MASK (0xC0000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT (30U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_RFF_MASK) |
|
|
#define | CSI_CR3_ECC_AUTO_EN_MASK (0x1U) |
|
#define | CSI_CR3_ECC_AUTO_EN_SHIFT (0U) |
|
#define | CSI_CR3_ECC_AUTO_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_AUTO_EN_SHIFT)) & CSI_CR3_ECC_AUTO_EN_MASK) |
|
#define | CSI_CR3_ECC_INT_EN_MASK (0x2U) |
|
#define | CSI_CR3_ECC_INT_EN_SHIFT (1U) |
|
#define | CSI_CR3_ECC_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_INT_EN_SHIFT)) & CSI_CR3_ECC_INT_EN_MASK) |
|
#define | CSI_CR3_ZERO_PACK_EN_MASK (0x4U) |
|
#define | CSI_CR3_ZERO_PACK_EN_SHIFT (2U) |
|
#define | CSI_CR3_ZERO_PACK_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ZERO_PACK_EN_SHIFT)) & CSI_CR3_ZERO_PACK_EN_MASK) |
|
#define | CSI_CR3_SENSOR_16BITS_MASK (0x8U) |
|
#define | CSI_CR3_SENSOR_16BITS_SHIFT (3U) |
|
#define | CSI_CR3_SENSOR_16BITS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_SENSOR_16BITS_SHIFT)) & CSI_CR3_SENSOR_16BITS_MASK) |
|
#define | CSI_CR3_RxFF_LEVEL_MASK (0x70U) |
|
#define | CSI_CR3_RxFF_LEVEL_SHIFT (4U) |
|
#define | CSI_CR3_RxFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_RxFF_LEVEL_SHIFT)) & CSI_CR3_RxFF_LEVEL_MASK) |
|
#define | CSI_CR3_HRESP_ERR_EN_MASK (0x80U) |
|
#define | CSI_CR3_HRESP_ERR_EN_SHIFT (7U) |
|
#define | CSI_CR3_HRESP_ERR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_HRESP_ERR_EN_SHIFT)) & CSI_CR3_HRESP_ERR_EN_MASK) |
|
#define | CSI_CR3_STATFF_LEVEL_MASK (0x700U) |
|
#define | CSI_CR3_STATFF_LEVEL_SHIFT (8U) |
|
#define | CSI_CR3_STATFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_STATFF_LEVEL_SHIFT)) & CSI_CR3_STATFF_LEVEL_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_MASK (0x800U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_SHIFT (11U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_SFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_SFF_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_MASK (0x1000U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_SHIFT (12U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_RFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_RFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_MASK (0x2000U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_SHIFT (13U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_SFF_SHIFT)) & CSI_CR3_DMA_REFLASH_SFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_MASK (0x4000U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_SHIFT (14U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_RFF_SHIFT)) & CSI_CR3_DMA_REFLASH_RFF_MASK) |
|
#define | CSI_CR3_FRMCNT_RST_MASK (0x8000U) |
|
#define | CSI_CR3_FRMCNT_RST_SHIFT (15U) |
|
#define | CSI_CR3_FRMCNT_RST(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_RST_SHIFT)) & CSI_CR3_FRMCNT_RST_MASK) |
|
#define | CSI_CR3_FRMCNT_MASK (0xFFFF0000U) |
|
#define | CSI_CR3_FRMCNT_SHIFT (16U) |
|
#define | CSI_CR3_FRMCNT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_SHIFT)) & CSI_CR3_FRMCNT_MASK) |
|
|
#define | CSI_SR_DRDY_MASK (0x1U) |
|
#define | CSI_SR_DRDY_SHIFT (0U) |
|
#define | CSI_SR_DRDY(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DRDY_SHIFT)) & CSI_SR_DRDY_MASK) |
|
#define | CSI_SR_ECC_INT_MASK (0x2U) |
|
#define | CSI_SR_ECC_INT_SHIFT (1U) |
|
#define | CSI_SR_ECC_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_ECC_INT_SHIFT)) & CSI_SR_ECC_INT_MASK) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT_MASK (0x4U) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT_SHIFT (2U) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_HISTOGRAM_CALC_DONE_INT_SHIFT)) & CSI_SR_HISTOGRAM_CALC_DONE_INT_MASK) |
|
#define | CSI_SR_HRESP_ERR_INT_MASK (0x80U) |
|
#define | CSI_SR_HRESP_ERR_INT_SHIFT (7U) |
|
#define | CSI_SR_HRESP_ERR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_HRESP_ERR_INT_SHIFT)) & CSI_SR_HRESP_ERR_INT_MASK) |
|
#define | CSI_SR_COF_INT_MASK (0x2000U) |
|
#define | CSI_SR_COF_INT_SHIFT (13U) |
|
#define | CSI_SR_COF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_COF_INT_SHIFT)) & CSI_SR_COF_INT_MASK) |
|
#define | CSI_SR_F1_INT_MASK (0x4000U) |
|
#define | CSI_SR_F1_INT_SHIFT (14U) |
|
#define | CSI_SR_F1_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F1_INT_SHIFT)) & CSI_SR_F1_INT_MASK) |
|
#define | CSI_SR_F2_INT_MASK (0x8000U) |
|
#define | CSI_SR_F2_INT_SHIFT (15U) |
|
#define | CSI_SR_F2_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F2_INT_SHIFT)) & CSI_SR_F2_INT_MASK) |
|
#define | CSI_SR_SOF_INT_MASK (0x10000U) |
|
#define | CSI_SR_SOF_INT_SHIFT (16U) |
|
#define | CSI_SR_SOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SOF_INT_SHIFT)) & CSI_SR_SOF_INT_MASK) |
|
#define | CSI_SR_EOF_INT_MASK (0x20000U) |
|
#define | CSI_SR_EOF_INT_SHIFT (17U) |
|
#define | CSI_SR_EOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_EOF_INT_SHIFT)) & CSI_SR_EOF_INT_MASK) |
|
#define | CSI_SR_RxFF_INT_MASK (0x40000U) |
|
#define | CSI_SR_RxFF_INT_SHIFT (18U) |
|
#define | CSI_SR_RxFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RxFF_INT_SHIFT)) & CSI_SR_RxFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_MASK (0x80000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_SHIFT (19U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB1_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB1_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_MASK (0x100000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_SHIFT (20U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB2_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB2_MASK) |
|
#define | CSI_SR_STATFF_INT_MASK (0x200000U) |
|
#define | CSI_SR_STATFF_INT_SHIFT (21U) |
|
#define | CSI_SR_STATFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_STATFF_INT_SHIFT)) & CSI_SR_STATFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_MASK (0x400000U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_SHIFT (22U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_SFF_SHIFT)) & CSI_SR_DMA_TSF_DONE_SFF_MASK) |
|
#define | CSI_SR_RF_OR_INT_MASK (0x1000000U) |
|
#define | CSI_SR_RF_OR_INT_SHIFT (24U) |
|
#define | CSI_SR_RF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RF_OR_INT_SHIFT)) & CSI_SR_RF_OR_INT_MASK) |
|
#define | CSI_SR_SF_OR_INT_MASK (0x2000000U) |
|
#define | CSI_SR_SF_OR_INT_SHIFT (25U) |
|
#define | CSI_SR_SF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SF_OR_INT_SHIFT)) & CSI_SR_SF_OR_INT_MASK) |
|
#define | CSI_SR_DMA_FIELD1_DONE_MASK (0x4000000U) |
|
#define | CSI_SR_DMA_FIELD1_DONE_SHIFT (26U) |
|
#define | CSI_SR_DMA_FIELD1_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD1_DONE_SHIFT)) & CSI_SR_DMA_FIELD1_DONE_MASK) |
|
#define | CSI_SR_DMA_FIELD0_DONE_MASK (0x8000000U) |
|
#define | CSI_SR_DMA_FIELD0_DONE_SHIFT (27U) |
|
#define | CSI_SR_DMA_FIELD0_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD0_DONE_SHIFT)) & CSI_SR_DMA_FIELD0_DONE_MASK) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_MASK (0x10000000U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT (28U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT)) & CSI_SR_BASEADDR_CHHANGE_ERROR_MASK) |
|
|
#define | CSI_CR18_NTSC_EN_MASK (0x1U) |
|
#define | CSI_CR18_NTSC_EN_SHIFT (0U) |
|
#define | CSI_CR18_NTSC_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_NTSC_EN_SHIFT)) & CSI_CR18_NTSC_EN_MASK) |
|
#define | CSI_CR18_TVDECODER_IN_EN_MASK (0x2U) |
|
#define | CSI_CR18_TVDECODER_IN_EN_SHIFT (1U) |
|
#define | CSI_CR18_TVDECODER_IN_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_TVDECODER_IN_EN_SHIFT)) & CSI_CR18_TVDECODER_IN_EN_MASK) |
|
#define | CSI_CR18_DEINTERLACE_EN_MASK (0x4U) |
|
#define | CSI_CR18_DEINTERLACE_EN_SHIFT (2U) |
|
#define | CSI_CR18_DEINTERLACE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DEINTERLACE_EN_SHIFT)) & CSI_CR18_DEINTERLACE_EN_MASK) |
|
#define | CSI_CR18_PARALLEL24_EN_MASK (0x8U) |
|
#define | CSI_CR18_PARALLEL24_EN_SHIFT (3U) |
|
#define | CSI_CR18_PARALLEL24_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_PARALLEL24_EN_SHIFT)) & CSI_CR18_PARALLEL24_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_MASK (0x10U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_SHIFT (4U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_EN_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_MASK (0x20U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT (5U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_SEL_MASK) |
|
#define | CSI_CR18_FIELD0_DONE_IE_MASK (0x40U) |
|
#define | CSI_CR18_FIELD0_DONE_IE_SHIFT (6U) |
|
#define | CSI_CR18_FIELD0_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_FIELD0_DONE_IE_SHIFT)) & CSI_CR18_FIELD0_DONE_IE_MASK) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_MASK (0x80U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT (7U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT)) & CSI_CR18_DMA_FIELD1_DONE_IE_MASK) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_MASK (0x100U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_SHIFT (8U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_LAST_DMA_REQ_SEL_SHIFT)) & CSI_CR18_LAST_DMA_REQ_SEL_MASK) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK (0x200U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT (9U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT)) & CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_MASK (0x400U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_SHIFT (10U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_RGB888A_FORMAT_SEL_SHIFT)) & CSI_CR18_RGB888A_FORMAT_SEL_MASK) |
|
#define | CSI_CR18_AHB_HPROT_MASK (0xF000U) |
|
#define | CSI_CR18_AHB_HPROT_SHIFT (12U) |
|
#define | CSI_CR18_AHB_HPROT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_AHB_HPROT_SHIFT)) & CSI_CR18_AHB_HPROT_MASK) |
|
#define | CSI_CR18_MASK_OPTION_MASK (0xC0000U) |
|
#define | CSI_CR18_MASK_OPTION_SHIFT (18U) |
|
#define | CSI_CR18_MASK_OPTION(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MASK_OPTION_SHIFT)) & CSI_CR18_MASK_OPTION_MASK) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT_MASK (0x100000U) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT_SHIFT (20U) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_DOUBLE_CMPNT_SHIFT)) & CSI_CR18_MIPI_DOUBLE_CMPNT_MASK) |
|
#define | CSI_CR18_MIPI_YU_SWAP_MASK (0x200000U) |
|
#define | CSI_CR18_MIPI_YU_SWAP_SHIFT (21U) |
|
#define | CSI_CR18_MIPI_YU_SWAP(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_YU_SWAP_SHIFT)) & CSI_CR18_MIPI_YU_SWAP_MASK) |
|
#define | CSI_CR18_DATA_FROM_MIPI_MASK (0x400000U) |
|
#define | CSI_CR18_DATA_FROM_MIPI_SHIFT (22U) |
|
#define | CSI_CR18_DATA_FROM_MIPI(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DATA_FROM_MIPI_SHIFT)) & CSI_CR18_DATA_FROM_MIPI_MASK) |
|
#define | CSI_CR18_LINE_STRIDE_EN_MASK (0x1000000U) |
|
#define | CSI_CR18_LINE_STRIDE_EN_SHIFT (24U) |
|
#define | CSI_CR18_LINE_STRIDE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_LINE_STRIDE_EN_SHIFT)) & CSI_CR18_LINE_STRIDE_EN_MASK) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT_MASK (0x7E000000U) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT_SHIFT (25U) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_DATA_FORMAT_SHIFT)) & CSI_CR18_MIPI_DATA_FORMAT_MASK) |
|
#define | CSI_CR18_CSI_ENABLE_MASK (0x80000000U) |
|
#define | CSI_CR18_CSI_ENABLE_SHIFT (31U) |
|
#define | CSI_CR18_CSI_ENABLE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_CSI_ENABLE_SHIFT)) & CSI_CR18_CSI_ENABLE_MASK) |
|
|
#define | CSI_CR20_THRESHOLD_MASK (0xFFU) |
|
#define | CSI_CR20_THRESHOLD_SHIFT (0U) |
|
#define | CSI_CR20_THRESHOLD(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_THRESHOLD_SHIFT)) & CSI_CR20_THRESHOLD_MASK) |
|
#define | CSI_CR20_BINARY_EN_MASK (0x100U) |
|
#define | CSI_CR20_BINARY_EN_SHIFT (8U) |
|
#define | CSI_CR20_BINARY_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_BINARY_EN_SHIFT)) & CSI_CR20_BINARY_EN_MASK) |
|
#define | CSI_CR20_QR_DATA_FORMAT_MASK (0xE00U) |
|
#define | CSI_CR20_QR_DATA_FORMAT_SHIFT (9U) |
|
#define | CSI_CR20_QR_DATA_FORMAT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_QR_DATA_FORMAT_SHIFT)) & CSI_CR20_QR_DATA_FORMAT_MASK) |
|
#define | CSI_CR20_BIG_END_MASK (0x1000U) |
|
#define | CSI_CR20_BIG_END_SHIFT (12U) |
|
#define | CSI_CR20_BIG_END(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_BIG_END_SHIFT)) & CSI_CR20_BIG_END_MASK) |
|
#define | CSI_CR20_10BIT_NEW_EN_MASK (0x20000000U) |
|
#define | CSI_CR20_10BIT_NEW_EN_SHIFT (29U) |
|
#define | CSI_CR20_10BIT_NEW_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_10BIT_NEW_EN_SHIFT)) & CSI_CR20_10BIT_NEW_EN_MASK) |
|
#define | CSI_CR20_HISTOGRAM_EN_MASK (0x40000000U) |
|
#define | CSI_CR20_HISTOGRAM_EN_SHIFT (30U) |
|
#define | CSI_CR20_HISTOGRAM_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_HISTOGRAM_EN_SHIFT)) & CSI_CR20_HISTOGRAM_EN_MASK) |
|
#define | CSI_CR20_QRCODE_EN_MASK (0x80000000U) |
|
#define | CSI_CR20_QRCODE_EN_SHIFT (31U) |
|
#define | CSI_CR20_QRCODE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_QRCODE_EN_SHIFT)) & CSI_CR20_QRCODE_EN_MASK) |
|
|
#define | CSI_CR1_PIXEL_BIT_MASK (0x1U) |
|
#define | CSI_CR1_PIXEL_BIT_SHIFT (0U) |
|
#define | CSI_CR1_PIXEL_BIT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PIXEL_BIT_SHIFT)) & CSI_CR1_PIXEL_BIT_MASK) |
|
#define | CSI_CR1_REDGE_MASK (0x2U) |
|
#define | CSI_CR1_REDGE_SHIFT (1U) |
|
#define | CSI_CR1_REDGE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_REDGE_SHIFT)) & CSI_CR1_REDGE_MASK) |
|
#define | CSI_CR1_INV_PCLK_MASK (0x4U) |
|
#define | CSI_CR1_INV_PCLK_SHIFT (2U) |
|
#define | CSI_CR1_INV_PCLK(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_PCLK_SHIFT)) & CSI_CR1_INV_PCLK_MASK) |
|
#define | CSI_CR1_INV_DATA_MASK (0x8U) |
|
#define | CSI_CR1_INV_DATA_SHIFT (3U) |
|
#define | CSI_CR1_INV_DATA(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_INV_DATA_SHIFT)) & CSI_CR1_INV_DATA_MASK) |
|
#define | CSI_CR1_GCLK_MODE_MASK (0x10U) |
|
#define | CSI_CR1_GCLK_MODE_SHIFT (4U) |
|
#define | CSI_CR1_GCLK_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_GCLK_MODE_SHIFT)) & CSI_CR1_GCLK_MODE_MASK) |
|
#define | CSI_CR1_CLR_RXFIFO_MASK (0x20U) |
|
#define | CSI_CR1_CLR_RXFIFO_SHIFT (5U) |
|
#define | CSI_CR1_CLR_RXFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_RXFIFO_SHIFT)) & CSI_CR1_CLR_RXFIFO_MASK) |
|
#define | CSI_CR1_CLR_STATFIFO_MASK (0x40U) |
|
#define | CSI_CR1_CLR_STATFIFO_SHIFT (6U) |
|
#define | CSI_CR1_CLR_STATFIFO(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CLR_STATFIFO_SHIFT)) & CSI_CR1_CLR_STATFIFO_MASK) |
|
#define | CSI_CR1_PACK_DIR_MASK (0x80U) |
|
#define | CSI_CR1_PACK_DIR_SHIFT (7U) |
|
#define | CSI_CR1_PACK_DIR(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_PACK_DIR_SHIFT)) & CSI_CR1_PACK_DIR_MASK) |
|
#define | CSI_CR1_FCC_MASK (0x100U) |
|
#define | CSI_CR1_FCC_SHIFT (8U) |
|
#define | CSI_CR1_FCC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FCC_SHIFT)) & CSI_CR1_FCC_MASK) |
|
#define | CSI_CR1_CCIR_EN_MASK (0x400U) |
|
#define | CSI_CR1_CCIR_EN_SHIFT (10U) |
|
#define | CSI_CR1_CCIR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_CCIR_EN_SHIFT)) & CSI_CR1_CCIR_EN_MASK) |
|
#define | CSI_CR1_HSYNC_POL_MASK (0x800U) |
|
#define | CSI_CR1_HSYNC_POL_SHIFT (11U) |
|
#define | CSI_CR1_HSYNC_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_HSYNC_POL_SHIFT)) & CSI_CR1_HSYNC_POL_MASK) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE_MASK (0x1000U) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE_SHIFT (12U) |
|
#define | CSI_CR1_HISTOGRAM_CALC_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_HISTOGRAM_CALC_DONE_IE_SHIFT)) & CSI_CR1_HISTOGRAM_CALC_DONE_IE_MASK) |
|
#define | CSI_CR1_SOF_INTEN_MASK (0x10000U) |
|
#define | CSI_CR1_SOF_INTEN_SHIFT (16U) |
|
#define | CSI_CR1_SOF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_INTEN_SHIFT)) & CSI_CR1_SOF_INTEN_MASK) |
|
#define | CSI_CR1_SOF_POL_MASK (0x20000U) |
|
#define | CSI_CR1_SOF_POL_SHIFT (17U) |
|
#define | CSI_CR1_SOF_POL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SOF_POL_SHIFT)) & CSI_CR1_SOF_POL_MASK) |
|
#define | CSI_CR1_RXFF_INTEN_MASK (0x40000U) |
|
#define | CSI_CR1_RXFF_INTEN_SHIFT (18U) |
|
#define | CSI_CR1_RXFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RXFF_INTEN_SHIFT)) & CSI_CR1_RXFF_INTEN_MASK) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_MASK (0x80000U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT (19U) |
|
#define | CSI_CR1_FB1_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB1_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB1_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_MASK (0x100000U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT (20U) |
|
#define | CSI_CR1_FB2_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_FB2_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_FB2_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_STATFF_INTEN_MASK (0x200000U) |
|
#define | CSI_CR1_STATFF_INTEN_SHIFT (21U) |
|
#define | CSI_CR1_STATFF_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_STATFF_INTEN_SHIFT)) & CSI_CR1_STATFF_INTEN_MASK) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_MASK (0x400000U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT (22U) |
|
#define | CSI_CR1_SFF_DMA_DONE_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SFF_DMA_DONE_INTEN_SHIFT)) & CSI_CR1_SFF_DMA_DONE_INTEN_MASK) |
|
#define | CSI_CR1_RF_OR_INTEN_MASK (0x1000000U) |
|
#define | CSI_CR1_RF_OR_INTEN_SHIFT (24U) |
|
#define | CSI_CR1_RF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_RF_OR_INTEN_SHIFT)) & CSI_CR1_RF_OR_INTEN_MASK) |
|
#define | CSI_CR1_SF_OR_INTEN_MASK (0x2000000U) |
|
#define | CSI_CR1_SF_OR_INTEN_SHIFT (25U) |
|
#define | CSI_CR1_SF_OR_INTEN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SF_OR_INTEN_SHIFT)) & CSI_CR1_SF_OR_INTEN_MASK) |
|
#define | CSI_CR1_COF_INT_EN_MASK (0x4000000U) |
|
#define | CSI_CR1_COF_INT_EN_SHIFT (26U) |
|
#define | CSI_CR1_COF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_COF_INT_EN_SHIFT)) & CSI_CR1_COF_INT_EN_MASK) |
|
#define | CSI_CR1_VIDEO_MODE_MASK (0x8000000U) |
|
#define | CSI_CR1_VIDEO_MODE_SHIFT (27U) |
|
#define | CSI_CR1_VIDEO_MODE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_VIDEO_MODE_SHIFT)) & CSI_CR1_VIDEO_MODE_MASK) |
|
#define | CSI_CR1_EOF_INT_EN_MASK (0x20000000U) |
|
#define | CSI_CR1_EOF_INT_EN_SHIFT (29U) |
|
#define | CSI_CR1_EOF_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EOF_INT_EN_SHIFT)) & CSI_CR1_EOF_INT_EN_MASK) |
|
#define | CSI_CR1_EXT_VSYNC_MASK (0x40000000U) |
|
#define | CSI_CR1_EXT_VSYNC_SHIFT (30U) |
|
#define | CSI_CR1_EXT_VSYNC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_EXT_VSYNC_SHIFT)) & CSI_CR1_EXT_VSYNC_MASK) |
|
#define | CSI_CR1_SWAP16_EN_MASK (0x80000000U) |
|
#define | CSI_CR1_SWAP16_EN_SHIFT (31U) |
|
#define | CSI_CR1_SWAP16_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR1_SWAP16_EN_SHIFT)) & CSI_CR1_SWAP16_EN_MASK) |
|
|
#define | CSI_CR2_HSC_MASK (0xFFU) |
|
#define | CSI_CR2_HSC_SHIFT (0U) |
|
#define | CSI_CR2_HSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_HSC_SHIFT)) & CSI_CR2_HSC_MASK) |
|
#define | CSI_CR2_VSC_MASK (0xFF00U) |
|
#define | CSI_CR2_VSC_SHIFT (8U) |
|
#define | CSI_CR2_VSC(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_VSC_SHIFT)) & CSI_CR2_VSC_MASK) |
|
#define | CSI_CR2_LVRM_MASK (0x70000U) |
|
#define | CSI_CR2_LVRM_SHIFT (16U) |
|
#define | CSI_CR2_LVRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_LVRM_SHIFT)) & CSI_CR2_LVRM_MASK) |
|
#define | CSI_CR2_BTS_MASK (0x180000U) |
|
#define | CSI_CR2_BTS_SHIFT (19U) |
|
#define | CSI_CR2_BTS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_BTS_SHIFT)) & CSI_CR2_BTS_MASK) |
|
#define | CSI_CR2_SCE_MASK (0x800000U) |
|
#define | CSI_CR2_SCE_SHIFT (23U) |
|
#define | CSI_CR2_SCE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_SCE_SHIFT)) & CSI_CR2_SCE_MASK) |
|
#define | CSI_CR2_AFS_MASK (0x3000000U) |
|
#define | CSI_CR2_AFS_SHIFT (24U) |
|
#define | CSI_CR2_AFS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_AFS_SHIFT)) & CSI_CR2_AFS_MASK) |
|
#define | CSI_CR2_DRM_MASK (0x4000000U) |
|
#define | CSI_CR2_DRM_SHIFT (26U) |
|
#define | CSI_CR2_DRM(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DRM_SHIFT)) & CSI_CR2_DRM_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_MASK (0x30000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT (28U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_SFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_SFF_MASK) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_MASK (0xC0000000U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT (30U) |
|
#define | CSI_CR2_DMA_BURST_TYPE_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR2_DMA_BURST_TYPE_RFF_SHIFT)) & CSI_CR2_DMA_BURST_TYPE_RFF_MASK) |
|
|
#define | CSI_CR3_ECC_AUTO_EN_MASK (0x1U) |
|
#define | CSI_CR3_ECC_AUTO_EN_SHIFT (0U) |
|
#define | CSI_CR3_ECC_AUTO_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_AUTO_EN_SHIFT)) & CSI_CR3_ECC_AUTO_EN_MASK) |
|
#define | CSI_CR3_ECC_INT_EN_MASK (0x2U) |
|
#define | CSI_CR3_ECC_INT_EN_SHIFT (1U) |
|
#define | CSI_CR3_ECC_INT_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ECC_INT_EN_SHIFT)) & CSI_CR3_ECC_INT_EN_MASK) |
|
#define | CSI_CR3_ZERO_PACK_EN_MASK (0x4U) |
|
#define | CSI_CR3_ZERO_PACK_EN_SHIFT (2U) |
|
#define | CSI_CR3_ZERO_PACK_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_ZERO_PACK_EN_SHIFT)) & CSI_CR3_ZERO_PACK_EN_MASK) |
|
#define | CSI_CR3_SENSOR_16BITS_MASK (0x8U) |
|
#define | CSI_CR3_SENSOR_16BITS_SHIFT (3U) |
|
#define | CSI_CR3_SENSOR_16BITS(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_SENSOR_16BITS_SHIFT)) & CSI_CR3_SENSOR_16BITS_MASK) |
|
#define | CSI_CR3_RxFF_LEVEL_MASK (0x70U) |
|
#define | CSI_CR3_RxFF_LEVEL_SHIFT (4U) |
|
#define | CSI_CR3_RxFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_RxFF_LEVEL_SHIFT)) & CSI_CR3_RxFF_LEVEL_MASK) |
|
#define | CSI_CR3_HRESP_ERR_EN_MASK (0x80U) |
|
#define | CSI_CR3_HRESP_ERR_EN_SHIFT (7U) |
|
#define | CSI_CR3_HRESP_ERR_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_HRESP_ERR_EN_SHIFT)) & CSI_CR3_HRESP_ERR_EN_MASK) |
|
#define | CSI_CR3_STATFF_LEVEL_MASK (0x700U) |
|
#define | CSI_CR3_STATFF_LEVEL_SHIFT (8U) |
|
#define | CSI_CR3_STATFF_LEVEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_STATFF_LEVEL_SHIFT)) & CSI_CR3_STATFF_LEVEL_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_MASK (0x800U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF_SHIFT (11U) |
|
#define | CSI_CR3_DMA_REQ_EN_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_SFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_SFF_MASK) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_MASK (0x1000U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF_SHIFT (12U) |
|
#define | CSI_CR3_DMA_REQ_EN_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REQ_EN_RFF_SHIFT)) & CSI_CR3_DMA_REQ_EN_RFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_MASK (0x2000U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF_SHIFT (13U) |
|
#define | CSI_CR3_DMA_REFLASH_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_SFF_SHIFT)) & CSI_CR3_DMA_REFLASH_SFF_MASK) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_MASK (0x4000U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF_SHIFT (14U) |
|
#define | CSI_CR3_DMA_REFLASH_RFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_DMA_REFLASH_RFF_SHIFT)) & CSI_CR3_DMA_REFLASH_RFF_MASK) |
|
#define | CSI_CR3_FRMCNT_RST_MASK (0x8000U) |
|
#define | CSI_CR3_FRMCNT_RST_SHIFT (15U) |
|
#define | CSI_CR3_FRMCNT_RST(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_RST_SHIFT)) & CSI_CR3_FRMCNT_RST_MASK) |
|
#define | CSI_CR3_FRMCNT_MASK (0xFFFF0000U) |
|
#define | CSI_CR3_FRMCNT_SHIFT (16U) |
|
#define | CSI_CR3_FRMCNT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR3_FRMCNT_SHIFT)) & CSI_CR3_FRMCNT_MASK) |
|
|
#define | CSI_SR_DRDY_MASK (0x1U) |
|
#define | CSI_SR_DRDY_SHIFT (0U) |
|
#define | CSI_SR_DRDY(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DRDY_SHIFT)) & CSI_SR_DRDY_MASK) |
|
#define | CSI_SR_ECC_INT_MASK (0x2U) |
|
#define | CSI_SR_ECC_INT_SHIFT (1U) |
|
#define | CSI_SR_ECC_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_ECC_INT_SHIFT)) & CSI_SR_ECC_INT_MASK) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT_MASK (0x4U) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT_SHIFT (2U) |
|
#define | CSI_SR_HISTOGRAM_CALC_DONE_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_HISTOGRAM_CALC_DONE_INT_SHIFT)) & CSI_SR_HISTOGRAM_CALC_DONE_INT_MASK) |
|
#define | CSI_SR_HRESP_ERR_INT_MASK (0x80U) |
|
#define | CSI_SR_HRESP_ERR_INT_SHIFT (7U) |
|
#define | CSI_SR_HRESP_ERR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_HRESP_ERR_INT_SHIFT)) & CSI_SR_HRESP_ERR_INT_MASK) |
|
#define | CSI_SR_COF_INT_MASK (0x2000U) |
|
#define | CSI_SR_COF_INT_SHIFT (13U) |
|
#define | CSI_SR_COF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_COF_INT_SHIFT)) & CSI_SR_COF_INT_MASK) |
|
#define | CSI_SR_F1_INT_MASK (0x4000U) |
|
#define | CSI_SR_F1_INT_SHIFT (14U) |
|
#define | CSI_SR_F1_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F1_INT_SHIFT)) & CSI_SR_F1_INT_MASK) |
|
#define | CSI_SR_F2_INT_MASK (0x8000U) |
|
#define | CSI_SR_F2_INT_SHIFT (15U) |
|
#define | CSI_SR_F2_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_F2_INT_SHIFT)) & CSI_SR_F2_INT_MASK) |
|
#define | CSI_SR_SOF_INT_MASK (0x10000U) |
|
#define | CSI_SR_SOF_INT_SHIFT (16U) |
|
#define | CSI_SR_SOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SOF_INT_SHIFT)) & CSI_SR_SOF_INT_MASK) |
|
#define | CSI_SR_EOF_INT_MASK (0x20000U) |
|
#define | CSI_SR_EOF_INT_SHIFT (17U) |
|
#define | CSI_SR_EOF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_EOF_INT_SHIFT)) & CSI_SR_EOF_INT_MASK) |
|
#define | CSI_SR_RxFF_INT_MASK (0x40000U) |
|
#define | CSI_SR_RxFF_INT_SHIFT (18U) |
|
#define | CSI_SR_RxFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RxFF_INT_SHIFT)) & CSI_SR_RxFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_MASK (0x80000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1_SHIFT (19U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB1(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB1_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB1_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_MASK (0x100000U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2_SHIFT (20U) |
|
#define | CSI_SR_DMA_TSF_DONE_FB2(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_FB2_SHIFT)) & CSI_SR_DMA_TSF_DONE_FB2_MASK) |
|
#define | CSI_SR_STATFF_INT_MASK (0x200000U) |
|
#define | CSI_SR_STATFF_INT_SHIFT (21U) |
|
#define | CSI_SR_STATFF_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_STATFF_INT_SHIFT)) & CSI_SR_STATFF_INT_MASK) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_MASK (0x400000U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF_SHIFT (22U) |
|
#define | CSI_SR_DMA_TSF_DONE_SFF(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_TSF_DONE_SFF_SHIFT)) & CSI_SR_DMA_TSF_DONE_SFF_MASK) |
|
#define | CSI_SR_RF_OR_INT_MASK (0x1000000U) |
|
#define | CSI_SR_RF_OR_INT_SHIFT (24U) |
|
#define | CSI_SR_RF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_RF_OR_INT_SHIFT)) & CSI_SR_RF_OR_INT_MASK) |
|
#define | CSI_SR_SF_OR_INT_MASK (0x2000000U) |
|
#define | CSI_SR_SF_OR_INT_SHIFT (25U) |
|
#define | CSI_SR_SF_OR_INT(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_SF_OR_INT_SHIFT)) & CSI_SR_SF_OR_INT_MASK) |
|
#define | CSI_SR_DMA_FIELD1_DONE_MASK (0x4000000U) |
|
#define | CSI_SR_DMA_FIELD1_DONE_SHIFT (26U) |
|
#define | CSI_SR_DMA_FIELD1_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD1_DONE_SHIFT)) & CSI_SR_DMA_FIELD1_DONE_MASK) |
|
#define | CSI_SR_DMA_FIELD0_DONE_MASK (0x8000000U) |
|
#define | CSI_SR_DMA_FIELD0_DONE_SHIFT (27U) |
|
#define | CSI_SR_DMA_FIELD0_DONE(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_DMA_FIELD0_DONE_SHIFT)) & CSI_SR_DMA_FIELD0_DONE_MASK) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_MASK (0x10000000U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT (28U) |
|
#define | CSI_SR_BASEADDR_CHHANGE_ERROR(x) (((uint32_t)(((uint32_t)(x)) << CSI_SR_BASEADDR_CHHANGE_ERROR_SHIFT)) & CSI_SR_BASEADDR_CHHANGE_ERROR_MASK) |
|
|
#define | CSI_CR18_NTSC_EN_MASK (0x1U) |
|
#define | CSI_CR18_NTSC_EN_SHIFT (0U) |
|
#define | CSI_CR18_NTSC_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_NTSC_EN_SHIFT)) & CSI_CR18_NTSC_EN_MASK) |
|
#define | CSI_CR18_TVDECODER_IN_EN_MASK (0x2U) |
|
#define | CSI_CR18_TVDECODER_IN_EN_SHIFT (1U) |
|
#define | CSI_CR18_TVDECODER_IN_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_TVDECODER_IN_EN_SHIFT)) & CSI_CR18_TVDECODER_IN_EN_MASK) |
|
#define | CSI_CR18_DEINTERLACE_EN_MASK (0x4U) |
|
#define | CSI_CR18_DEINTERLACE_EN_SHIFT (2U) |
|
#define | CSI_CR18_DEINTERLACE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DEINTERLACE_EN_SHIFT)) & CSI_CR18_DEINTERLACE_EN_MASK) |
|
#define | CSI_CR18_PARALLEL24_EN_MASK (0x8U) |
|
#define | CSI_CR18_PARALLEL24_EN_SHIFT (3U) |
|
#define | CSI_CR18_PARALLEL24_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_PARALLEL24_EN_SHIFT)) & CSI_CR18_PARALLEL24_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_MASK (0x10U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN_SHIFT (4U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_EN_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_EN_MASK) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_MASK (0x20U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT (5U) |
|
#define | CSI_CR18_BASEADDR_SWITCH_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_SWITCH_SEL_SHIFT)) & CSI_CR18_BASEADDR_SWITCH_SEL_MASK) |
|
#define | CSI_CR18_FIELD0_DONE_IE_MASK (0x40U) |
|
#define | CSI_CR18_FIELD0_DONE_IE_SHIFT (6U) |
|
#define | CSI_CR18_FIELD0_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_FIELD0_DONE_IE_SHIFT)) & CSI_CR18_FIELD0_DONE_IE_MASK) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_MASK (0x80U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT (7U) |
|
#define | CSI_CR18_DMA_FIELD1_DONE_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DMA_FIELD1_DONE_IE_SHIFT)) & CSI_CR18_DMA_FIELD1_DONE_IE_MASK) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_MASK (0x100U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL_SHIFT (8U) |
|
#define | CSI_CR18_LAST_DMA_REQ_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_LAST_DMA_REQ_SEL_SHIFT)) & CSI_CR18_LAST_DMA_REQ_SEL_MASK) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK (0x200U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT (9U) |
|
#define | CSI_CR18_BASEADDR_CHANGE_ERROR_IE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_BASEADDR_CHANGE_ERROR_IE_SHIFT)) & CSI_CR18_BASEADDR_CHANGE_ERROR_IE_MASK) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_MASK (0x400U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL_SHIFT (10U) |
|
#define | CSI_CR18_RGB888A_FORMAT_SEL(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_RGB888A_FORMAT_SEL_SHIFT)) & CSI_CR18_RGB888A_FORMAT_SEL_MASK) |
|
#define | CSI_CR18_AHB_HPROT_MASK (0xF000U) |
|
#define | CSI_CR18_AHB_HPROT_SHIFT (12U) |
|
#define | CSI_CR18_AHB_HPROT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_AHB_HPROT_SHIFT)) & CSI_CR18_AHB_HPROT_MASK) |
|
#define | CSI_CR18_MASK_OPTION_MASK (0xC0000U) |
|
#define | CSI_CR18_MASK_OPTION_SHIFT (18U) |
|
#define | CSI_CR18_MASK_OPTION(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MASK_OPTION_SHIFT)) & CSI_CR18_MASK_OPTION_MASK) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT_MASK (0x100000U) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT_SHIFT (20U) |
|
#define | CSI_CR18_MIPI_DOUBLE_CMPNT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_DOUBLE_CMPNT_SHIFT)) & CSI_CR18_MIPI_DOUBLE_CMPNT_MASK) |
|
#define | CSI_CR18_MIPI_YU_SWAP_MASK (0x200000U) |
|
#define | CSI_CR18_MIPI_YU_SWAP_SHIFT (21U) |
|
#define | CSI_CR18_MIPI_YU_SWAP(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_YU_SWAP_SHIFT)) & CSI_CR18_MIPI_YU_SWAP_MASK) |
|
#define | CSI_CR18_DATA_FROM_MIPI_MASK (0x400000U) |
|
#define | CSI_CR18_DATA_FROM_MIPI_SHIFT (22U) |
|
#define | CSI_CR18_DATA_FROM_MIPI(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_DATA_FROM_MIPI_SHIFT)) & CSI_CR18_DATA_FROM_MIPI_MASK) |
|
#define | CSI_CR18_LINE_STRIDE_EN_MASK (0x1000000U) |
|
#define | CSI_CR18_LINE_STRIDE_EN_SHIFT (24U) |
|
#define | CSI_CR18_LINE_STRIDE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_LINE_STRIDE_EN_SHIFT)) & CSI_CR18_LINE_STRIDE_EN_MASK) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT_MASK (0x7E000000U) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT_SHIFT (25U) |
|
#define | CSI_CR18_MIPI_DATA_FORMAT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_MIPI_DATA_FORMAT_SHIFT)) & CSI_CR18_MIPI_DATA_FORMAT_MASK) |
|
#define | CSI_CR18_CSI_ENABLE_MASK (0x80000000U) |
|
#define | CSI_CR18_CSI_ENABLE_SHIFT (31U) |
|
#define | CSI_CR18_CSI_ENABLE(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR18_CSI_ENABLE_SHIFT)) & CSI_CR18_CSI_ENABLE_MASK) |
|
|
#define | CSI_CR20_THRESHOLD_MASK (0xFFU) |
|
#define | CSI_CR20_THRESHOLD_SHIFT (0U) |
|
#define | CSI_CR20_THRESHOLD(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_THRESHOLD_SHIFT)) & CSI_CR20_THRESHOLD_MASK) |
|
#define | CSI_CR20_BINARY_EN_MASK (0x100U) |
|
#define | CSI_CR20_BINARY_EN_SHIFT (8U) |
|
#define | CSI_CR20_BINARY_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_BINARY_EN_SHIFT)) & CSI_CR20_BINARY_EN_MASK) |
|
#define | CSI_CR20_QR_DATA_FORMAT_MASK (0xE00U) |
|
#define | CSI_CR20_QR_DATA_FORMAT_SHIFT (9U) |
|
#define | CSI_CR20_QR_DATA_FORMAT(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_QR_DATA_FORMAT_SHIFT)) & CSI_CR20_QR_DATA_FORMAT_MASK) |
|
#define | CSI_CR20_BIG_END_MASK (0x1000U) |
|
#define | CSI_CR20_BIG_END_SHIFT (12U) |
|
#define | CSI_CR20_BIG_END(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_BIG_END_SHIFT)) & CSI_CR20_BIG_END_MASK) |
|
#define | CSI_CR20_10BIT_NEW_EN_MASK (0x20000000U) |
|
#define | CSI_CR20_10BIT_NEW_EN_SHIFT (29U) |
|
#define | CSI_CR20_10BIT_NEW_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_10BIT_NEW_EN_SHIFT)) & CSI_CR20_10BIT_NEW_EN_MASK) |
|
#define | CSI_CR20_HISTOGRAM_EN_MASK (0x40000000U) |
|
#define | CSI_CR20_HISTOGRAM_EN_SHIFT (30U) |
|
#define | CSI_CR20_HISTOGRAM_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_HISTOGRAM_EN_SHIFT)) & CSI_CR20_HISTOGRAM_EN_MASK) |
|
#define | CSI_CR20_QRCODE_EN_MASK (0x80000000U) |
|
#define | CSI_CR20_QRCODE_EN_SHIFT (31U) |
|
#define | CSI_CR20_QRCODE_EN(x) (((uint32_t)(((uint32_t)(x)) << CSI_CR20_QRCODE_EN_SHIFT)) & CSI_CR20_QRCODE_EN_MASK) |
|