RTEMS  5.1
Data Structures | Macros | Typedefs
alt_gpio.h File Reference
Board Support Packages » ARM » Intel Cyclone V » Contributed Code

Go to the source code of this file.

Data Structures

struct  ALT_GPIO_SWPORTA_DR_s
 
struct  ALT_GPIO_SWPORTA_DDR_s
 
struct  ALT_GPIO_INTEN_s
 
struct  ALT_GPIO_INTMSK_s
 
struct  ALT_GPIO_INTTYPE_LEVEL_s
 
struct  ALT_GPIO_INT_POL_s
 
struct  ALT_GPIO_INTSTAT_s
 
struct  ALT_GPIO_RAW_INTSTAT_s
 
struct  ALT_GPIO_DEBOUNCE_s
 
struct  ALT_GPIO_PORTA_EOI_s
 
struct  ALT_GPIO_EXT_PORTA_s
 
struct  ALT_GPIO_LS_SYNC_s
 
struct  ALT_GPIO_ID_CODE_s
 
struct  ALT_GPIO_VER_ID_CODE_s
 
struct  ALT_GPIO_CFG_REG2_s
 
struct  ALT_GPIO_CFG_REG1_s
 
struct  ALT_GPIO_s
 
struct  ALT_GPIO_raw_s
 

Macros

#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_LSB   0
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_MSB   28
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_WIDTH   29
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET_MSK   0x1fffffff
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_CLR_MSK   0xe0000000
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_RESET   0x0
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_SWPORTA_DR_OFST   0x0
 
#define ALT_GPIO_SWPORTA_DR_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DR_OFST))
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_IN   0x0
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_OUT   0x1
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_LSB   0
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_MSB   28
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_WIDTH   29
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET_MSK   0x1fffffff
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_CLR_MSK   0xe0000000
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_RESET   0x0
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_SWPORTA_DDR_OFST   0x4
 
#define ALT_GPIO_SWPORTA_DDR_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DDR_OFST))
 
#define ALT_GPIO_INTEN_GPIO_INTEN_E_DIS   0x0
 
#define ALT_GPIO_INTEN_GPIO_INTEN_E_EN   0x1
 
#define ALT_GPIO_INTEN_GPIO_INTEN_LSB   0
 
#define ALT_GPIO_INTEN_GPIO_INTEN_MSB   28
 
#define ALT_GPIO_INTEN_GPIO_INTEN_WIDTH   29
 
#define ALT_GPIO_INTEN_GPIO_INTEN_SET_MSK   0x1fffffff
 
#define ALT_GPIO_INTEN_GPIO_INTEN_CLR_MSK   0xe0000000
 
#define ALT_GPIO_INTEN_GPIO_INTEN_RESET   0x0
 
#define ALT_GPIO_INTEN_GPIO_INTEN_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_INTEN_GPIO_INTEN_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_INTEN_OFST   0x30
 
#define ALT_GPIO_INTEN_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTEN_OFST))
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_E_DIS   0x0
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_E_EN   0x1
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_LSB   0
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_MSB   28
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_WIDTH   29
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_SET_MSK   0x1fffffff
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_CLR_MSK   0xe0000000
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_RESET   0x0
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_INTMSK_GPIO_INTMSK_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_INTMSK_OFST   0x34
 
#define ALT_GPIO_INTMSK_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTMSK_OFST))
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_LEVEL   0x0
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_EDGE   0x1
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_LSB   0
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_MSB   28
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_WIDTH   29
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET_MSK   0x1fffffff
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_CLR_MSK   0xe0000000
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_RESET   0x0
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_INTTYPE_LEVEL_OFST   0x38
 
#define ALT_GPIO_INTTYPE_LEVEL_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTTYPE_LEVEL_OFST))
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTLOW   0x0
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTHIGH   0x1
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_LSB   0
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_MSB   28
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_WIDTH   29
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_SET_MSK   0x1fffffff
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_CLR_MSK   0xe0000000
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_RESET   0x0
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_INT_POL_GPIO_INT_POL_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_INT_POL_OFST   0x3c
 
#define ALT_GPIO_INT_POL_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INT_POL_OFST))
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_INACT   0x0
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_ACT   0x1
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_LSB   0
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_MSB   28
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_WIDTH   29
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET_MSK   0x1fffffff
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_CLR_MSK   0xe0000000
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_RESET   0x0
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_INTSTAT_OFST   0x40
 
#define ALT_GPIO_INTSTAT_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTSTAT_OFST))
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_INACT   0x0
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_ACT   0x1
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_LSB   0
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_MSB   28
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_WIDTH   29
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET_MSK   0x1fffffff
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_CLR_MSK   0xe0000000
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_RESET   0x0
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_RAW_INTSTAT_OFST   0x44
 
#define ALT_GPIO_RAW_INTSTAT_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_RAW_INTSTAT_OFST))
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_DIS   0x0
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_EN   0x1
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_LSB   0
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_MSB   28
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_WIDTH   29
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET_MSK   0x1fffffff
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_CLR_MSK   0xe0000000
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_RESET   0x0
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_DEBOUNCE_OFST   0x48
 
#define ALT_GPIO_DEBOUNCE_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_DEBOUNCE_OFST))
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_NOCLR   0x0
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_CLR   0x1
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_LSB   0
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_MSB   28
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_WIDTH   29
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET_MSK   0x1fffffff
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_CLR_MSK   0xe0000000
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_RESET   0x0
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_PORTA_EOI_OFST   0x4c
 
#define ALT_GPIO_PORTA_EOI_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_PORTA_EOI_OFST))
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_LSB   0
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_MSB   28
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_WIDTH   29
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET_MSK   0x1fffffff
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_CLR_MSK   0xe0000000
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_RESET   0x0
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_GET(value)   (((value) & 0x1fffffff) >> 0)
 
#define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET(value)   (((value) << 0) & 0x1fffffff)
 
#define ALT_GPIO_EXT_PORTA_OFST   0x50
 
#define ALT_GPIO_EXT_PORTA_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_EXT_PORTA_OFST))
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_NOSYNC   0x0
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_SYNC   0x1
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_LSB   0
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_MSB   0
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_WIDTH   1
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET_MSK   0x00000001
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_CLR_MSK   0xfffffffe
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_RESET   0x0
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_GET(value)   (((value) & 0x00000001) >> 0)
 
#define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET(value)   (((value) << 0) & 0x00000001)
 
#define ALT_GPIO_LS_SYNC_OFST   0x60
 
#define ALT_GPIO_LS_SYNC_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_LS_SYNC_OFST))
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_LSB   0
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_MSB   31
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_WIDTH   32
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET_MSK   0xffffffff
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_CLR_MSK   0x00000000
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_RESET   0x0
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_GET(value)   (((value) & 0xffffffff) >> 0)
 
#define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET(value)   (((value) << 0) & 0xffffffff)
 
#define ALT_GPIO_ID_CODE_OFST   0x64
 
#define ALT_GPIO_ID_CODE_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_ID_CODE_OFST))
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_LSB   0
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_MSB   31
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_WIDTH   32
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET_MSK   0xffffffff
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_CLR_MSK   0x00000000
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_RESET   0x3230382a
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_GET(value)   (((value) & 0xffffffff) >> 0)
 
#define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET(value)   (((value) << 0) & 0xffffffff)
 
#define ALT_GPIO_VER_ID_CODE_OFST   0x6c
 
#define ALT_GPIO_VER_ID_CODE_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_VER_ID_CODE_OFST))
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE8BITS   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE29BITS   0x1c
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_LSB   0
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_MSB   4
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_WIDTH   5
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET_MSK   0x0000001f
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_CLR_MSK   0xffffffe0
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_RESET   0x1c
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_GET(value)   (((value) & 0x0000001f) >> 0)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET(value)   (((value) << 0) & 0x0000001f)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE8BITS   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE29BITS   0x1c
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_LSB   5
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_MSB   9
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_WIDTH   5
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET_MSK   0x000003e0
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_CLR_MSK   0xfffffc1f
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_RESET   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_GET(value)   (((value) & 0x000003e0) >> 5)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET(value)   (((value) << 5) & 0x000003e0)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE8BITS   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE29BITS   0x1c
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_LSB   10
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_MSB   14
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_WIDTH   5
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET_MSK   0x00007c00
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_CLR_MSK   0xffff83ff
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_RESET   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_GET(value)   (((value) & 0x00007c00) >> 10)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET(value)   (((value) << 10) & 0x00007c00)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE8BITS   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE29BITS   0x1c
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_LSB   15
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_MSB   19
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_WIDTH   5
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET_MSK   0x000f8000
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_CLR_MSK   0xfff07fff
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_RESET   0x7
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_GET(value)   (((value) & 0x000f8000) >> 15)
 
#define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET(value)   (((value) << 15) & 0x000f8000)
 
#define ALT_GPIO_CFG_REG2_OFST   0x70
 
#define ALT_GPIO_CFG_REG2_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG2_OFST))
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_E_WIDTH32BITS   0x2
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_LSB   0
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_MSB   1
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_WIDTH   2
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET_MSK   0x00000003
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_CLR_MSK   0xfffffffc
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_RESET   0x2
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_GET(value)   (((value) & 0x00000003) >> 0)
 
#define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET(value)   (((value) << 0) & 0x00000003)
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_E_ONEPORTA   0x0
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_LSB   2
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_MSB   3
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_WIDTH   2
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_SET_MSK   0x0000000c
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_CLR_MSK   0xfffffff3
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_RESET   0x0
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_GET(value)   (((value) & 0x0000000c) >> 2)
 
#define ALT_GPIO_CFG_REG1_NUM_PORTS_SET(value)   (((value) << 2) & 0x0000000c)
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_E_SOFTCTLONLY   0x1
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_LSB   4
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_MSB   4
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET_MSK   0x00000010
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_CLR_MSK   0xffffffef
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_GET(value)   (((value) & 0x00000010) >> 4)
 
#define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET(value)   (((value) << 4) & 0x00000010)
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_E_SOFTCTLONLY   0x1
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_LSB   5
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_MSB   5
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET_MSK   0x00000020
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_CLR_MSK   0xffffffdf
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_GET(value)   (((value) & 0x00000020) >> 5)
 
#define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET(value)   (((value) << 5) & 0x00000020)
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_E_SOFTCTLONLY   0x1
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_LSB   6
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_MSB   6
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET_MSK   0x00000040
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_CLR_MSK   0xffffffbf
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_GET(value)   (((value) & 0x00000040) >> 6)
 
#define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET(value)   (((value) << 6) & 0x00000040)
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_E_SOFTCTLONLY   0x1
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_LSB   7
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_MSB   7
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET_MSK   0x00000080
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_CLR_MSK   0xffffff7f
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_GET(value)   (((value) & 0x00000080) >> 7)
 
#define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET(value)   (((value) << 7) & 0x00000080)
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_E_PORTANOHARD   0x0
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_LSB   8
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_MSB   8
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_SET_MSK   0x00000100
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_CLR_MSK   0xfffffeff
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_RESET   0x0
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_GET(value)   (((value) & 0x00000100) >> 8)
 
#define ALT_GPIO_CFG_REG1_HW_PORTA_SET(value)   (((value) << 8) & 0x00000100)
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_E_PORTAINTERR   0x1
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_LSB   12
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_MSB   12
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_SET_MSK   0x00001000
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_CLR_MSK   0xffffefff
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_GET(value)   (((value) & 0x00001000) >> 12)
 
#define ALT_GPIO_CFG_REG1_PORTA_INTR_SET(value)   (((value) << 12) & 0x00001000)
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_E_DEBOUNCEA   0x1
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_LSB   13
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_MSB   13
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_SET_MSK   0x00002000
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_CLR_MSK   0xffffdfff
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_GET(value)   (((value) & 0x00002000) >> 13)
 
#define ALT_GPIO_CFG_REG1_DEBOUNCE_SET(value)   (((value) << 13) & 0x00002000)
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_E_ADDENCPARAMS   0x1
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_LSB   14
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_MSB   14
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET_MSK   0x00004000
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_CLR_MSK   0xffffbfff
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_GET(value)   (((value) & 0x00004000) >> 14)
 
#define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET(value)   (((value) << 14) & 0x00004000)
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_E_IDCODE   0x1
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_LSB   15
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_MSB   15
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_WIDTH   1
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_SET_MSK   0x00008000
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_CLR_MSK   0xffff7fff
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_RESET   0x1
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_GET(value)   (((value) & 0x00008000) >> 15)
 
#define ALT_GPIO_CFG_REG1_GPIO_ID_SET(value)   (((value) << 15) & 0x00008000)
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_E_ENCIDWIDTH   0x1f
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_LSB   16
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_MSB   20
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_WIDTH   5
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET_MSK   0x001f0000
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_CLR_MSK   0xffe0ffff
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_RESET   0x1f
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_GET(value)   (((value) & 0x001f0000) >> 16)
 
#define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET(value)   (((value) << 16) & 0x001f0000)
 
#define ALT_GPIO_CFG_REG1_OFST   0x74
 
#define ALT_GPIO_CFG_REG1_ADDR(base)   ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG1_OFST))
 

Typedefs

typedef volatile struct ALT_GPIO_SWPORTA_DR_s ALT_GPIO_SWPORTA_DR_t
 
typedef volatile struct ALT_GPIO_SWPORTA_DDR_s ALT_GPIO_SWPORTA_DDR_t
 
typedef volatile struct ALT_GPIO_INTEN_s ALT_GPIO_INTEN_t
 
typedef volatile struct ALT_GPIO_INTMSK_s ALT_GPIO_INTMSK_t
 
typedef volatile struct ALT_GPIO_INTTYPE_LEVEL_s ALT_GPIO_INTTYPE_LEVEL_t
 
typedef volatile struct ALT_GPIO_INT_POL_s ALT_GPIO_INT_POL_t
 
typedef volatile struct ALT_GPIO_INTSTAT_s ALT_GPIO_INTSTAT_t
 
typedef volatile struct ALT_GPIO_RAW_INTSTAT_s ALT_GPIO_RAW_INTSTAT_t
 
typedef volatile struct ALT_GPIO_DEBOUNCE_s ALT_GPIO_DEBOUNCE_t
 
typedef volatile struct ALT_GPIO_PORTA_EOI_s ALT_GPIO_PORTA_EOI_t
 
typedef volatile struct ALT_GPIO_EXT_PORTA_s ALT_GPIO_EXT_PORTA_t
 
typedef volatile struct ALT_GPIO_LS_SYNC_s ALT_GPIO_LS_SYNC_t
 
typedef volatile struct ALT_GPIO_ID_CODE_s ALT_GPIO_ID_CODE_t
 
typedef volatile struct ALT_GPIO_VER_ID_CODE_s ALT_GPIO_VER_ID_CODE_t
 
typedef volatile struct ALT_GPIO_CFG_REG2_s ALT_GPIO_CFG_REG2_t
 
typedef volatile struct ALT_GPIO_CFG_REG1_s ALT_GPIO_CFG_REG1_t
 
typedef volatile struct ALT_GPIO_s ALT_GPIO_t
 
typedef volatile struct ALT_GPIO_raw_s ALT_GPIO_raw_t
 
Generated by   doxygen 1.8.15