Interrupt distribution configuration (INTCFG)

This group contains register bit definitions. More...

Macros
#define	GRSPW2_INTCFG_INTNUM3_SHIFT   26
#define	GRSPW2_INTCFG_INTNUM3_MASK   0xfc000000U
#define	GRSPW2_INTCFG_INTNUM3_GET(_reg)
#define	GRSPW2_INTCFG_INTNUM3_SET(_reg, _val)
#define	GRSPW2_INTCFG_INTNUM3(_val)
#define	GRSPW2_INTCFG_INTNUM2_SHIFT   20
#define	GRSPW2_INTCFG_INTNUM2_MASK   0x3f00000U
#define	GRSPW2_INTCFG_INTNUM2_GET(_reg)
#define	GRSPW2_INTCFG_INTNUM2_SET(_reg, _val)
#define	GRSPW2_INTCFG_INTNUM2(_val)
#define	GRSPW2_INTCFG_INTNUM1_SHIFT   14
#define	GRSPW2_INTCFG_INTNUM1_MASK   0xfc000U
#define	GRSPW2_INTCFG_INTNUM1_GET(_reg)
#define	GRSPW2_INTCFG_INTNUM1_SET(_reg, _val)
#define	GRSPW2_INTCFG_INTNUM1(_val)
#define	GRSPW2_INTCFG_INTNUM0_SHIFT   8
#define	GRSPW2_INTCFG_INTNUM0_MASK   0x3f00U
#define	GRSPW2_INTCFG_INTNUM0_GET(_reg)
#define	GRSPW2_INTCFG_INTNUM0_SET(_reg, _val)
#define	GRSPW2_INTCFG_INTNUM0(_val)
#define	GRSPW2_INTCFG_NUMINT_SHIFT   4
#define	GRSPW2_INTCFG_NUMINT_MASK   0xf0U
#define	GRSPW2_INTCFG_NUMINT_GET(_reg)
#define	GRSPW2_INTCFG_NUMINT_SET(_reg, _val)
#define	GRSPW2_INTCFG_NUMINT(_val)
#define	GRSPW2_INTCFG_PR   0x8U
#define	GRSPW2_INTCFG_IR   0x4U
#define	GRSPW2_INTCFG_IT   0x2U
#define	GRSPW2_INTCFG_EE   0x1U

Detailed Description

This group contains register bit definitions.

Macro Definition Documentation

GRSPW2_INTCFG_INTNUM0

#define GRSPW2_INTCFG_INTNUM0

(

_val

)

Value:

( ( ( _val ) << GRSPW2_INTCFG_INTNUM0_SHIFT ) & \
  GRSPW2_INTCFG_INTNUM0_MASK )

GRSPW2_INTCFG_INTNUM0_GET

#define GRSPW2_INTCFG_INTNUM0_GET

(

_reg

)

Value:

( ( ( _reg ) & GRSPW2_INTCFG_INTNUM0_MASK ) >> \
  GRSPW2_INTCFG_INTNUM0_SHIFT )

GRSPW2_INTCFG_INTNUM0_SET

#define GRSPW2_INTCFG_INTNUM0_SET	(		_reg,
			_val )

Value:

( ( ( _reg ) & ~GRSPW2_INTCFG_INTNUM0_MASK ) | \
  ( ( ( _val ) << GRSPW2_INTCFG_INTNUM0_SHIFT ) & \
    GRSPW2_INTCFG_INTNUM0_MASK ) )

GRSPW2_INTCFG_INTNUM1

#define GRSPW2_INTCFG_INTNUM1

(

_val

)

Value:

( ( ( _val ) << GRSPW2_INTCFG_INTNUM1_SHIFT ) & \
  GRSPW2_INTCFG_INTNUM1_MASK )

GRSPW2_INTCFG_INTNUM1_GET

#define GRSPW2_INTCFG_INTNUM1_GET

(

_reg

)

Value:

( ( ( _reg ) & GRSPW2_INTCFG_INTNUM1_MASK ) >> \
  GRSPW2_INTCFG_INTNUM1_SHIFT )

GRSPW2_INTCFG_INTNUM1_SET

#define GRSPW2_INTCFG_INTNUM1_SET	(		_reg,
			_val )

Value:

( ( ( _reg ) & ~GRSPW2_INTCFG_INTNUM1_MASK ) | \
  ( ( ( _val ) << GRSPW2_INTCFG_INTNUM1_SHIFT ) & \
    GRSPW2_INTCFG_INTNUM1_MASK ) )

GRSPW2_INTCFG_INTNUM2

#define GRSPW2_INTCFG_INTNUM2

(

_val

)

Value:

( ( ( _val ) << GRSPW2_INTCFG_INTNUM2_SHIFT ) & \
  GRSPW2_INTCFG_INTNUM2_MASK )

GRSPW2_INTCFG_INTNUM2_GET

#define GRSPW2_INTCFG_INTNUM2_GET

(

_reg

)

Value:

( ( ( _reg ) & GRSPW2_INTCFG_INTNUM2_MASK ) >> \
  GRSPW2_INTCFG_INTNUM2_SHIFT )

GRSPW2_INTCFG_INTNUM2_SET

#define GRSPW2_INTCFG_INTNUM2_SET	(		_reg,
			_val )

Value:

( ( ( _reg ) & ~GRSPW2_INTCFG_INTNUM2_MASK ) | \
  ( ( ( _val ) << GRSPW2_INTCFG_INTNUM2_SHIFT ) & \
    GRSPW2_INTCFG_INTNUM2_MASK ) )

GRSPW2_INTCFG_INTNUM3

#define GRSPW2_INTCFG_INTNUM3

(

_val

)

Value:

( ( ( _val ) << GRSPW2_INTCFG_INTNUM3_SHIFT ) & \
  GRSPW2_INTCFG_INTNUM3_MASK )

GRSPW2_INTCFG_INTNUM3_GET

#define GRSPW2_INTCFG_INTNUM3_GET

(

_reg

)

Value:

( ( ( _reg ) & GRSPW2_INTCFG_INTNUM3_MASK ) >> \
  GRSPW2_INTCFG_INTNUM3_SHIFT )

GRSPW2_INTCFG_INTNUM3_SET

#define GRSPW2_INTCFG_INTNUM3_SET	(		_reg,
			_val )

Value:

( ( ( _reg ) & ~GRSPW2_INTCFG_INTNUM3_MASK ) | \
  ( ( ( _val ) << GRSPW2_INTCFG_INTNUM3_SHIFT ) & \
    GRSPW2_INTCFG_INTNUM3_MASK ) )

GRSPW2_INTCFG_NUMINT

#define GRSPW2_INTCFG_NUMINT

(

_val

)

Value:

( ( ( _val ) << GRSPW2_INTCFG_NUMINT_SHIFT ) & \
  GRSPW2_INTCFG_NUMINT_MASK )

GRSPW2_INTCFG_NUMINT_GET

#define GRSPW2_INTCFG_NUMINT_GET

(

_reg

)

Value:

( ( ( _reg ) & GRSPW2_INTCFG_NUMINT_MASK ) >> \
  GRSPW2_INTCFG_NUMINT_SHIFT )

GRSPW2_INTCFG_NUMINT_SET

#define GRSPW2_INTCFG_NUMINT_SET	(		_reg,
			_val )

Value:

( ( ( _reg ) & ~GRSPW2_INTCFG_NUMINT_MASK ) | \
  ( ( ( _val ) << GRSPW2_INTCFG_NUMINT_SHIFT ) & \
    GRSPW2_INTCFG_NUMINT_MASK ) )