RTEMS
6.3
Toggle main menu visibility
Loading...
Searching...
No Matches
bsps
bfin
include
libcpu
ebiuRegs.h
1
/* Blackfin External Peripheral Interface Registers
2
*
3
* Copyright (c) 2008 Kallisti Labs, Los Gatos, CA, USA
4
* written by Allan Hessenflow <allanh@kallisti.com>
5
*
6
* The license and distribution terms for this file may be
7
* found in the file LICENSE in this distribution or at
8
* http://www.rtems.org/license/LICENSE.
9
*/
10
11
#ifndef _ebiuRegs_h_
12
#define _ebiuRegs_h_
13
14
/* register addresses */
15
16
#define EBIU_AMGCTL (EBIU_BASE_ADDRESS + 0x0000)
17
#define EBIU_AMBCTL0 (EBIU_BASE_ADDRESS + 0x0004)
18
#define EBIU_AMBCTL1 (EBIU_BASE_ADDRESS + 0x0008)
19
#define EBIU_SDGCTL (EBIU_BASE_ADDRESS + 0x0010)
20
#define EBIU_SDBCTL (EBIU_BASE_ADDRESS + 0x0014)
21
#define EBIU_SDRRC (EBIU_BASE_ADDRESS + 0x0018)
22
#define EBIU_SDSTAT (EBIU_BASE_ADDRESS + 0x001c)
23
24
/* register fields */
25
26
#define EBIU_AMGCTL_CDPRIO 0x0100
27
#define EBIU_AMGCTL_AMBEN_MASK 0x000e
28
#define EBIU_AMGCTL_AMBEN_SHIFT 1
29
#define EBIU_AMGCTL_AMCKEN 0x0001
30
31
#define EBIU_AMBCTL0_B1WAT_MASK 0xf0000000
32
#define EBIU_AMBCTL0_B1WAT_SHIFT 28
33
#define EBIU_AMBCTL0_B1RAT_MASK 0x0f000000
34
#define EBIU_AMBCTL0_B1RAT_SHIFT 24
35
#define EBIU_AMBCTL0_B1HT_MASK 0x00c00000
36
#define EBIU_AMBCTL0_B1HT_SHIFT 22
37
#define EBIU_AMBCTL0_B1ST_MASK 0x00300000
38
#define EBIU_AMBCTL0_B1ST_SHIFT 20
39
#define EBIU_AMBCTL0_B1TT_MASK 0x000c0000
40
#define EBIU_AMBCTL0_B1TT_SHIFT 18
41
#define EBIU_AMBCTL0_B1RDYPOL 0x00020000
42
#define EBIU_AMBCTL0_B1RDYEN 0x00010000
43
#define EBIU_AMBCTL0_B0WAT_MASK 0x0000f000
44
#define EBIU_AMBCTL0_B0WAT_SHIFT 12
45
#define EBIU_AMBCTL0_B0RAT_MASK 0x00000f00
46
#define EBIU_AMBCTL0_B0RAT_SHIFT 8
47
#define EBIU_AMBCTL0_B0HT_MASK 0x000000c0
48
#define EBIU_AMBCTL0_B0HT_SHIFT 6
49
#define EBIU_AMBCTL0_B0ST_MASK 0x00000030
50
#define EBIU_AMBCTL0_B0ST_SHIFT 4
51
#define EBIU_AMBCTL0_B0TT_MASK 0x0000000c
52
#define EBIU_AMBCTL0_B0TT_SHIFT 2
53
#define EBIU_AMBCTL0_B0RDYPOL 0x00000002
54
#define EBIU_AMBCTL0_B0RDYEN 0x00000001
55
56
#define EBIU_AMBCTL1_B3WAT_MASK 0xf0000000
57
#define EBIU_AMBCTL1_B3WAT_SHIFT 28
58
#define EBIU_AMBCTL1_B3RAT_MASK 0x0f000000
59
#define EBIU_AMBCTL1_B3RAT_SHIFT 24
60
#define EBIU_AMBCTL1_B3HT_MASK 0x00c00000
61
#define EBIU_AMBCTL1_B3HT_SHIFT 22
62
#define EBIU_AMBCTL1_B3ST_MASK 0x00300000
63
#define EBIU_AMBCTL1_B3ST_SHIFT 20
64
#define EBIU_AMBCTL1_B3TT_MASK 0x000c0000
65
#define EBIU_AMBCTL1_B3TT_SHIFT 18
66
#define EBIU_AMBCTL1_B3RDYPOL 0x00020000
67
#define EBIU_AMBCTL1_B3RDYEN 0x00010000
68
#define EBIU_AMBCTL1_B2WAT_MASK 0x0000f000
69
#define EBIU_AMBCTL1_B2WAT_SHIFT 12
70
#define EBIU_AMBCTL1_B2RAT_MASK 0x00000f00
71
#define EBIU_AMBCTL1_B2RAT_SHIFT 8
72
#define EBIU_AMBCTL1_B2HT_MASK 0x000000c0
73
#define EBIU_AMBCTL1_B2HT_SHIFT 6
74
#define EBIU_AMBCTL1_B2ST_MASK 0x00000030
75
#define EBIU_AMBCTL1_B2ST_SHIFT 4
76
#define EBIU_AMBCTL1_B2TT_MASK 0x0000000c
77
#define EBIU_AMBCTL1_B2TT_SHIFT 2
78
#define EBIU_AMBCTL1_B2RDYPOL 0x00000002
79
#define EBIU_AMBCTL1_B2RDYEN 0x00000001
80
81
#define EBIU_SDGCTL_CDDBG 0x40000000
82
#define EBIU_SDGCTL_TCSR 0x20000000
83
#define EBIU_SDGCTL_EMREN 0x10000000
84
#define EBIU_SDGCTL_FBBRW 0x04000000
85
#define EBIU_SDGCTL_EBUFE 0x02000000
86
#define EBIU_SDGCTL_SRFS 0x01000000
87
#define EBIU_SDGCTL_PSSE 0x00800000
88
#define EBIU_SDGCTL_PSM 0x00400000
89
#define EBIU_SDGCTL_PUPSD 0x00200000
90
#define EBIU_SDGCTL_TWR_MASK 0x00180000
91
#define EBIU_SDGCTL_TWR_SHIFT 19
92
#define EBIU_SDGCTL_TRCD_MASK 0x00038000
93
#define EBIU_SDGCTL_TRCD_SHIFT 15
94
#define EBIU_SDGCTL_TRP_MASK 0x00003800
95
#define EBIU_SDGCTL_TRP_SHIFT 11
96
#define EBIU_SDGCTL_TRAS_MASK 0x000003c0
97
#define EBIU_SDGCTL_TRAS_SHIFT 6
98
#define EBIU_SDGCTL_PASR_MASK 0x00000030
99
#define EBIU_SDGCTL_PASR_ALL 0x00000000
100
#define EBIU_SDGCTL_PASR_0_1 0x00000010
101
#define EBIU_SDGCTL_PASR_0 0x00000020
102
#define EBIU_SDGCTL_CL_MASK 0x0000000c
103
#define EBIU_SDGCTL_CL_SHIFT 2
104
#define EBIU_SDGCTL_SCTLE 0x00000001
105
106
#define EBIU_SDBCTL_EBCAW_MASK 0x0030
107
#define EBIU_SDBCTL_SHIFT 4
108
#define EBIU_SDBCTL_EBCAW_8 0x0000
109
#define EBIU_SDBCTL_EBCAW_9 0x0010
110
#define EBIU_SDBCTL_EBCAW_10 0x0020
111
#define EBIU_SDBCTL_EBCAW_11 0x0030
112
#define EBIU_SDBCTL_EBSZ_MASK 0x000e
113
#define EBIU_SDBCTL_EBSZ_SHIFT 1
114
#define EBIU_SDBCTL_EBSZ_16M 0x0000
115
#define EBIU_SDBCTL_EBSZ_32M 0x0002
116
#define EBIU_SDBCTL_EBSZ_64M 0x0004
117
#define EBIU_SDBCTL_EBSZ_128M 0x0006
118
#define EBIU_SDBCTL_EBSZ_256M 0x0008
119
#define EBIU_SDBCTL_EBSZ_512M 0x000a
120
#define EBIU_SDBCTL_EBE 0x0001
121
122
#define EBIU_SDRRC_RDIV_MASK 0x0fff
123
#define EBIU_SDRRC_RDIV_SHIFT 0
124
125
#define EBIU_SDSTAT_BGSTAT 0x0020
126
#define EBIU_SDSTAT_SDEASE 0x0010
127
#define EBIU_SDSTAT_SDRS 0x0008
128
#define EBIU_SDSTAT_SDPUA 0x0004
129
#define EBIU_SDSTAT_SDSRA 0x0002
130
#define EBIU_SDSTAT_SDCI 0x0001
131
132
133
#endif
/* _ebiuRegs_h_ */
Generated by
1.18.0
1.18.0