RTEMS 6.3
Loading...
Searching...
No Matches
Macros | Typedefs
at91rm9200.h File Reference
Board Support Packages » ARM » CSB337 » AT91RM9200

Atmel AT91RM9200 Register Definitions. More...

#include "bits.h"

Go to the source code of this file.

Macros

#define AIC_SMR_BASE   0xFFFFF000
#define AIC_SMR_REG(_x_)
#define AIC_SVR_BASE   0xFFFFF080
#define AIC_SVR_REG(_x_)
#define AIC_CTL_BASE   0xFFFFF100
#define AIC_CTL_REG(_x_)
#define AIC_SMR_FIQ   0x00
#define AIC_SMR_SYSIRQ   0x04
#define AIC_SMR_PIOA   0x08
#define AIC_SMR_PIOB   0x0c
#define AIC_SMR_PIOC   0x10
#define AIC_SMR_PIOD   0x14
#define AIC_SMR_US0   0x18
#define AIC_SMR_US1   0x1c
#define AIC_SMR_US2   0x20
#define AIC_SMR_US3   0x24
#define AIC_SMR_MCI   0x28
#define AIC_SMR_UDP   0x2c
#define AIC_SMR_TWI   0x30
#define AIC_SMR_SPI   0x34
#define AIC_SMR_SSC0   0x38
#define AIC_SMR_SSC1   0x3c
#define AIC_SMR_SSC2   0x40
#define AIC_SMR_TC0   0x44
#define AIC_SMR_TC1   0x48
#define AIC_SMR_TC2   0x4c
#define AIC_SMR_TC3   0x50
#define AIC_SMR_TC4   0x54
#define AIC_SMR_TC5   0x58
#define AIC_SMR_UHP   0x5c
#define AIC_SMR_EMAC   0x60
#define AIC_SMR_IRQ0   0x64
#define AIC_SMR_IRQ1   0x68
#define AIC_SMR_IRQ2   0x6c
#define AIC_SMR_IRQ3   0x70
#define AIC_SMR_IRQ4   0x74
#define AIC_SMR_IRQ5   0x78
#define AIC_SMR_IRQ6   0x7c
#define AIC_IVR   0x00
#define AIC_FVR   0x04
#define AIC_ISR   0x08
#define AIC_IPR   0x0C
#define AIC_IMR   0x10
#define AIC_CISR   0x14
#define AIC_IECR   0x20
#define AIC_IDCR   0x24
#define AIC_ICCR   0x28
#define AIC_ISCR   0x2C
#define AIC_EOICR   0x30
#define AIC_SPU   0x34
#define AIC_DCR   0x38
#define AIC_FFER   0x40
#define AIC_FFDR   0x44
#define AIC_FFSR   0x48
#define AIC_ISR_IRQID_MASK   0x1f
#define AIC_CISR_IRQ   BIT1
#define AIC_CISR_FIQ   BIT0
#define AIC_DCR_GMSK   BIT1
#define AIC_DCR_PROT   BIT0
#define AIC_SMR_PRIOR(_x_)
#define AIC_SMR_SRC_LVL_LOW   (0 << 5)
#define AIC_SMR_SRC_EDGE_LOW   (1 << 5)
#define AIC_SMR_SRC_LVL_HI   (2 << 5)
#define AIC_SMR_SRC_EDGE_HI   (3 << 5)
#define DBGU_BASE   0xFFFFF200
#define DBGU_REG(_x_)
#define DBGU_CR   0x00
#define DBGU_MR   0x04
#define DBGU_IER   0x08
#define DBGU_IDR   0x0C
#define DBGU_IMR   0x10
#define DBGU_CSR   0x14
#define DBGU_RHR   0x18
#define DBGU_THR   0x1C
#define DBGU_BRGR   0x20
#define DBGU_C1R   0x40
#define DBGU_C2R   0x44
#define DBGU_FNTR   0x48
#define USART0_BASE   0xFFFC0000
#define USART1_BASE   0xFFFC4000
#define USART2_BASE   0xFFFC8000
#define USART3_BASE   0xFFFCC000
#define ST_BASE   0xFFFFFD00
#define ST_REG(_x_)
#define ST_CR   0x00
#define ST_PIMR   0x04
#define ST_WDMR   0x08
#define ST_RTMR   0x0C
#define ST_SR   0x10
#define ST_IER   0x14
#define ST_IDR   0x18
#define ST_IMR   0x1C
#define ST_RTAR   0x20
#define ST_CRTR   0x24
#define ST_CR_WDRST   BIT0
#define ST_PIMR_PIV_MASK   0x0000ffff
#define ST_WDMR_EXTEN   BIT17
#define ST_WDMR_RSTEN   BIT16
#define ST_WDMR_WDV_MASK   0x0000ffff
#define ST_RTMR_RTPRES_MASK   0x0000ffff
#define ST_SR_ALMS   BIT3
#define ST_SR_RTTINC   BIT2
#define ST_SR_WDOVF   BIT1
#define ST_SR_PITS   BIT0
#define ST_RTAR_ALMV_MASK   0x000fffff
#define ST_CRTR_CRTV_MASK   0x000fffff
#define PDC_RPR   0x100
#define PDC_RCR   0x104
#define PDC_TPR   0x108
#define PDC_TCR   0x10c
#define PDC_RNPR   0x110
#define PDC_RNCR   0x114
#define PDC_TNPR   0x118
#define PDC_TNCR   0x11c
#define PDC_PTCR   0x120
#define PDC_PTSR   0x124
#define PIOA_BASE   0xFFFFF400
#define PIOA_REG(_x_)
#define PIOB_BASE   0xFFFFF600
#define PIOB_REG(_x_)
#define PIOC_BASE   0xFFFFF800
#define PIOC_REG(_x_)
#define PIOD_BASE   0xFFFFFA00
#define PIOD_REG(_x_)
#define PMC_BASE   0xFFFFFC00
#define PMC_REG(_x_)
#define EMAC_BASE   0xFFFBC000
#define EMAC_REG(_x_)
#define TC_BASE   0xFFFA0000
#define TC_REG(_x_)
#define TC_TC0_REG(_x_)
#define TC_TC1_REG(_x_)
#define TC_TC2_REG(_x_)
#define TC_CCR   0x00
#define TC_CMR   0x04
#define TC_CV   0x10
#define TC_RA   0x14
#define TC_RB   0x18
#define TC_RC   0x1C
#define TC_SR   0x20
#define TC_IER   0x24
#define TC_IDR   0x28
#define TC_IMR   0x2C
#define TC_BCR   0xc0
#define TC_BMR   0xc4
#define TC_BCR_SYNC   BIT1
#define TC_BMR_TC0(_x_)
#define TC_BMR_TC1(_x_)
#define TC_BMR_TC2(_x_)
#define TC_CCR_CLKEN   BIT0
#define TC_CCR_CLKDIS   BIT1
#define TC_CCR_SWTRG   BIT2
#define TC_CMR_TCCLKS(_x_)
#define TC_CMR_CLKI   BIT3
#define TC_BURST(_x_)
#define TC_WAVE   BIT15
#define TC_CMR_LDBSTOP   BIT6
#define TC_CMR_LDBDIS   BIT7
#define TC_CMR_ETRGEDG(_x_)
#define TC_CMR_ABETRG   BIT10
#define TC_CMR_CPCTRG   BIT14
#define TC_CMR_LDRA(_x_)
#define TC_CMR_LDRB(_x_)
#define TC_CMR_CPCSTOP   BIT6
#define TC_CMR_CPCDIS   BIT7
#define TC_CMR_EEVTEDG(_x_)
#define TC_CMR_EEVT(_x_)
#define TC_CMR_ENETRG   BIT12
#define TC_CMR_WAVESEL(_x_)
#define TC_CMR_ACPA(_x_)
#define TC_CMR_ACPC(_x_)
#define TC_CMR_AEEVT(_x_)
#define TC_CMR_ASWTRG(_x_)
#define TC_CMR_BCPB(_x_)
#define TC_CMR_BCPC(_x_)
#define TC_CMR_BEEVT(_x_)
#define TC_CMR_BSWTRG(_x_)
#define TC_CV_MASK   0xffff
#define TC_SR_COVFS   BIT0
#define TC_SR_LOVRS   BIT1
#define TC_SR_CPAS   BIT2
#define TC_SR_CPBS   BIT3
#define TC_SR_CPCS   BIT4
#define TC_SR_LDRAS   BIT5
#define TC_SR_LDRBS   BIT6
#define TC_SR_ETRGS   BIT7
#define TC_SR_CLKSTA   BIT16
#define TC_SR_MTIOA   BIT17
#define TC_SR_MTIOB   BIT18
#define EBI_BASE   0xFFFFFF60
#define EBI_REG(_x_)
#define SMC_REG(_x_)
#define SDRC_REG(_x_)

Typedefs

typedef volatile unsigned long vulong

Detailed Description

Atmel AT91RM9200 Register Definitions.

Macro Definition Documentation

◆ AIC_CTL_REG

#define AIC_CTL_REG ( _x_)
Value:
*(vulong *)(AIC_CTL_BASE + (_x_ & 0x7f))

◆ AIC_SMR_PRIOR

#define AIC_SMR_PRIOR ( _x_)
Value:
((_x_ & 0x07) << 0)

◆ AIC_SMR_REG

#define AIC_SMR_REG ( _x_)
Value:
*(vulong *)(AIC_SMR_BASE + (_x_ & 0x7c))

◆ AIC_SVR_REG

#define AIC_SVR_REG ( _x_)
Value:
*(vulong *)(AIC_SVR_BASE + (_x_ & 0x7c))

◆ DBGU_REG

#define DBGU_REG ( _x_)
Value:
*(vulong *)(DBGU_BASE + _x_)

◆ EBI_REG

#define EBI_REG ( _x_)
Value:
*(vulong *)(EBI_BASE + _x_)

◆ EMAC_REG

#define EMAC_REG ( _x_)
Value:
*(vulong *)(EMAC_BASE + _x_)

◆ PIOA_REG

#define PIOA_REG ( _x_)
Value:
*(vulong *)(PIOA_BASE + _x_)

◆ PIOB_REG

#define PIOB_REG ( _x_)
Value:
*(vulong *)(PIOB_BASE + _x_)

◆ PIOC_REG

#define PIOC_REG ( _x_)
Value:
*(vulong *)(PIOC_BASE + _x_)

◆ PIOD_REG

#define PIOD_REG ( _x_)
Value:
*(vulong *)(PIOD_BASE + _x_)

◆ PMC_REG

#define PMC_REG ( _x_)
Value:
*(vulong *)(PMC_BASE + _x_)

◆ SDRC_REG

#define SDRC_REG ( _x_)
Value:
*(vulong *)(EBI_BASE + 0x30 + _x_)

◆ SMC_REG

#define SMC_REG ( _x_)
Value:
*(vulong *)(EBI_BASE + 0x10 + _x_)

◆ ST_REG

#define ST_REG ( _x_)
Value:
*(vulong *)(ST_BASE + _x_)

◆ TC_BMR_TC0

#define TC_BMR_TC0 ( _x_)
Value:
((_x_ & 0x3) << 0)

◆ TC_BMR_TC1

#define TC_BMR_TC1 ( _x_)
Value:
((_x_ & 0x3) << 2)

◆ TC_BMR_TC2

#define TC_BMR_TC2 ( _x_)
Value:
((_x_ & 0x3) << 4)

◆ TC_BURST

#define TC_BURST ( _x_)
Value:
((_x_ & 0x3 << 4)

◆ TC_CMR_ACPA

#define TC_CMR_ACPA ( _x_)
Value:
((_x_ & 0x3) << 16)

◆ TC_CMR_ACPC

#define TC_CMR_ACPC ( _x_)
Value:
((_x_ & 0x3) << 18)

◆ TC_CMR_AEEVT

#define TC_CMR_AEEVT ( _x_)
Value:
((_x_ & 0x3) << 20)

◆ TC_CMR_ASWTRG

#define TC_CMR_ASWTRG ( _x_)
Value:
((_x_ & 0x3) << 22)

◆ TC_CMR_BCPB

#define TC_CMR_BCPB ( _x_)
Value:
((_x_ & 0x3) << 24)

◆ TC_CMR_BCPC

#define TC_CMR_BCPC ( _x_)
Value:
((_x_ & 0x3) << 26)

◆ TC_CMR_BEEVT

#define TC_CMR_BEEVT ( _x_)
Value:
((_x_ & 0x3) << 28)

◆ TC_CMR_BSWTRG

#define TC_CMR_BSWTRG ( _x_)
Value:
((_x_ & 0x3) << 30)

◆ TC_CMR_EEVT

#define TC_CMR_EEVT ( _x_)
Value:
((_x_ & 0x3) << 10)

◆ TC_CMR_EEVTEDG

#define TC_CMR_EEVTEDG ( _x_)
Value:
((_x_ & 0x3) << 8)

◆ TC_CMR_ETRGEDG

#define TC_CMR_ETRGEDG ( _x_)
Value:
((_x_ & 0x3) << 8)

◆ TC_CMR_LDRA

#define TC_CMR_LDRA ( _x_)
Value:
((_x_ & 0x3) << 16)

◆ TC_CMR_LDRB

#define TC_CMR_LDRB ( _x_)
Value:
((_x_ & 0x3) << 18)

◆ TC_CMR_TCCLKS

#define TC_CMR_TCCLKS ( _x_)
Value:
((_x_ & 0x7) << 0)

◆ TC_CMR_WAVESEL

#define TC_CMR_WAVESEL ( _x_)
Value:
((_x_ & 0x3) << 13)

◆ TC_REG

#define TC_REG ( _x_)
Value:
*(vulong *)(TC_BASE + 0x00 + _x_)

◆ TC_TC0_REG

#define TC_TC0_REG ( _x_)
Value:
*(vulong *)(TC_BASE + 0x00 + _x_)

◆ TC_TC1_REG

#define TC_TC1_REG ( _x_)
Value:
*(vulong *)(TC_BASE + 0x40 + _x_)

◆ TC_TC2_REG

#define TC_TC2_REG ( _x_)
Value:
*(vulong *)(TC_BASE + 0x80 + _x_)
Generated by doxygen 1.18.0