RTEMS  5.1
component_pio.h
1 /* ---------------------------------------------------------------------------- */
2 /* Atmel Microcontroller Software Support */
3 /* SAM Software Package License */
4 /* ---------------------------------------------------------------------------- */
5 /* Copyright (c) 2015, Atmel Corporation */
6 /* */
7 /* All rights reserved. */
8 /* */
9 /* Redistribution and use in source and binary forms, with or without */
10 /* modification, are permitted provided that the following condition is met: */
11 /* */
12 /* - Redistributions of source code must retain the above copyright notice, */
13 /* this list of conditions and the disclaimer below. */
14 /* */
15 /* Atmel's name may not be used to endorse or promote products derived from */
16 /* this software without specific prior written permission. */
17 /* */
18 /* DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR */
19 /* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */
20 /* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE */
21 /* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, */
22 /* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */
23 /* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, */
24 /* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF */
25 /* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING */
26 /* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */
27 /* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE. */
28 /* ---------------------------------------------------------------------------- */
29 
30 #ifndef _SAMV71_PIO_COMPONENT_
31 #define _SAMV71_PIO_COMPONENT_
32 
33 /* ============================================================================= */
35 /* ============================================================================= */
38 
39 #if !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))
40 
41 typedef struct {
42  __O uint32_t PIO_PER;
43  __O uint32_t PIO_PDR;
44  __I uint32_t PIO_PSR;
45  __I uint32_t Reserved1[1];
46  __O uint32_t PIO_OER;
47  __O uint32_t PIO_ODR;
48  __I uint32_t PIO_OSR;
49  __I uint32_t Reserved2[1];
50  __O uint32_t PIO_IFER;
51  __O uint32_t PIO_IFDR;
52  __I uint32_t PIO_IFSR;
53  __I uint32_t Reserved3[1];
54  __O uint32_t PIO_SODR;
55  __O uint32_t PIO_CODR;
56  __IO uint32_t PIO_ODSR;
57  __I uint32_t PIO_PDSR;
58  __O uint32_t PIO_IER;
59  __O uint32_t PIO_IDR;
60  __I uint32_t PIO_IMR;
61  __I uint32_t PIO_ISR;
62  __O uint32_t PIO_MDER;
63  __O uint32_t PIO_MDDR;
64  __I uint32_t PIO_MDSR;
65  __I uint32_t Reserved4[1];
66  __O uint32_t PIO_PUDR;
67  __O uint32_t PIO_PUER;
68  __I uint32_t PIO_PUSR;
69  __I uint32_t Reserved5[1];
70  __IO uint32_t PIO_ABCDSR[2];
71  __I uint32_t Reserved6[2];
72  __O uint32_t PIO_IFSCDR;
73  __O uint32_t PIO_IFSCER;
74  __I uint32_t PIO_IFSCSR;
75  __IO uint32_t PIO_SCDR;
76  __O uint32_t PIO_PPDDR;
77  __O uint32_t PIO_PPDER;
78  __I uint32_t PIO_PPDSR;
79  __I uint32_t Reserved7[1];
80  __O uint32_t PIO_OWER;
81  __O uint32_t PIO_OWDR;
82  __I uint32_t PIO_OWSR;
83  __I uint32_t Reserved8[1];
84  __O uint32_t PIO_AIMER;
85  __O uint32_t PIO_AIMDR;
86  __I uint32_t PIO_AIMMR;
87  __I uint32_t Reserved9[1];
88  __O uint32_t PIO_ESR;
89  __O uint32_t PIO_LSR;
90  __I uint32_t PIO_ELSR;
91  __I uint32_t Reserved10[1];
92  __O uint32_t PIO_FELLSR;
93  __O uint32_t PIO_REHLSR;
94  __I uint32_t PIO_FRLHSR;
95  __I uint32_t Reserved11[1];
96  __I uint32_t PIO_LOCKSR;
97  __IO uint32_t PIO_WPMR;
98  __I uint32_t PIO_WPSR;
99  __I uint32_t Reserved12[4];
100  __I uint32_t PIO_VERSION;
101  __IO uint32_t PIO_SCHMITT;
102  __I uint32_t Reserved13[5];
103  __IO uint32_t PIO_DRIVER;
104  __I uint32_t Reserved14[13];
105  __IO uint32_t PIO_PCMR;
106  __O uint32_t PIO_PCIER;
107  __O uint32_t PIO_PCIDR;
108  __I uint32_t PIO_PCIMR;
109  __I uint32_t PIO_PCISR;
110  __I uint32_t PIO_PCRHR;
111 } Pio;
112 #endif /* !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */
113 /* -------- PIO_PER : (PIO Offset: 0x0000) PIO Enable Register -------- */
114 #define PIO_PER_P0 (0x1u << 0)
115 #define PIO_PER_P1 (0x1u << 1)
116 #define PIO_PER_P2 (0x1u << 2)
117 #define PIO_PER_P3 (0x1u << 3)
118 #define PIO_PER_P4 (0x1u << 4)
119 #define PIO_PER_P5 (0x1u << 5)
120 #define PIO_PER_P6 (0x1u << 6)
121 #define PIO_PER_P7 (0x1u << 7)
122 #define PIO_PER_P8 (0x1u << 8)
123 #define PIO_PER_P9 (0x1u << 9)
124 #define PIO_PER_P10 (0x1u << 10)
125 #define PIO_PER_P11 (0x1u << 11)
126 #define PIO_PER_P12 (0x1u << 12)
127 #define PIO_PER_P13 (0x1u << 13)
128 #define PIO_PER_P14 (0x1u << 14)
129 #define PIO_PER_P15 (0x1u << 15)
130 #define PIO_PER_P16 (0x1u << 16)
131 #define PIO_PER_P17 (0x1u << 17)
132 #define PIO_PER_P18 (0x1u << 18)
133 #define PIO_PER_P19 (0x1u << 19)
134 #define PIO_PER_P20 (0x1u << 20)
135 #define PIO_PER_P21 (0x1u << 21)
136 #define PIO_PER_P22 (0x1u << 22)
137 #define PIO_PER_P23 (0x1u << 23)
138 #define PIO_PER_P24 (0x1u << 24)
139 #define PIO_PER_P25 (0x1u << 25)
140 #define PIO_PER_P26 (0x1u << 26)
141 #define PIO_PER_P27 (0x1u << 27)
142 #define PIO_PER_P28 (0x1u << 28)
143 #define PIO_PER_P29 (0x1u << 29)
144 #define PIO_PER_P30 (0x1u << 30)
145 #define PIO_PER_P31 (0x1u << 31)
146 /* -------- PIO_PDR : (PIO Offset: 0x0004) PIO Disable Register -------- */
147 #define PIO_PDR_P0 (0x1u << 0)
148 #define PIO_PDR_P1 (0x1u << 1)
149 #define PIO_PDR_P2 (0x1u << 2)
150 #define PIO_PDR_P3 (0x1u << 3)
151 #define PIO_PDR_P4 (0x1u << 4)
152 #define PIO_PDR_P5 (0x1u << 5)
153 #define PIO_PDR_P6 (0x1u << 6)
154 #define PIO_PDR_P7 (0x1u << 7)
155 #define PIO_PDR_P8 (0x1u << 8)
156 #define PIO_PDR_P9 (0x1u << 9)
157 #define PIO_PDR_P10 (0x1u << 10)
158 #define PIO_PDR_P11 (0x1u << 11)
159 #define PIO_PDR_P12 (0x1u << 12)
160 #define PIO_PDR_P13 (0x1u << 13)
161 #define PIO_PDR_P14 (0x1u << 14)
162 #define PIO_PDR_P15 (0x1u << 15)
163 #define PIO_PDR_P16 (0x1u << 16)
164 #define PIO_PDR_P17 (0x1u << 17)
165 #define PIO_PDR_P18 (0x1u << 18)
166 #define PIO_PDR_P19 (0x1u << 19)
167 #define PIO_PDR_P20 (0x1u << 20)
168 #define PIO_PDR_P21 (0x1u << 21)
169 #define PIO_PDR_P22 (0x1u << 22)
170 #define PIO_PDR_P23 (0x1u << 23)
171 #define PIO_PDR_P24 (0x1u << 24)
172 #define PIO_PDR_P25 (0x1u << 25)
173 #define PIO_PDR_P26 (0x1u << 26)
174 #define PIO_PDR_P27 (0x1u << 27)
175 #define PIO_PDR_P28 (0x1u << 28)
176 #define PIO_PDR_P29 (0x1u << 29)
177 #define PIO_PDR_P30 (0x1u << 30)
178 #define PIO_PDR_P31 (0x1u << 31)
179 /* -------- PIO_PSR : (PIO Offset: 0x0008) PIO Status Register -------- */
180 #define PIO_PSR_P0 (0x1u << 0)
181 #define PIO_PSR_P1 (0x1u << 1)
182 #define PIO_PSR_P2 (0x1u << 2)
183 #define PIO_PSR_P3 (0x1u << 3)
184 #define PIO_PSR_P4 (0x1u << 4)
185 #define PIO_PSR_P5 (0x1u << 5)
186 #define PIO_PSR_P6 (0x1u << 6)
187 #define PIO_PSR_P7 (0x1u << 7)
188 #define PIO_PSR_P8 (0x1u << 8)
189 #define PIO_PSR_P9 (0x1u << 9)
190 #define PIO_PSR_P10 (0x1u << 10)
191 #define PIO_PSR_P11 (0x1u << 11)
192 #define PIO_PSR_P12 (0x1u << 12)
193 #define PIO_PSR_P13 (0x1u << 13)
194 #define PIO_PSR_P14 (0x1u << 14)
195 #define PIO_PSR_P15 (0x1u << 15)
196 #define PIO_PSR_P16 (0x1u << 16)
197 #define PIO_PSR_P17 (0x1u << 17)
198 #define PIO_PSR_P18 (0x1u << 18)
199 #define PIO_PSR_P19 (0x1u << 19)
200 #define PIO_PSR_P20 (0x1u << 20)
201 #define PIO_PSR_P21 (0x1u << 21)
202 #define PIO_PSR_P22 (0x1u << 22)
203 #define PIO_PSR_P23 (0x1u << 23)
204 #define PIO_PSR_P24 (0x1u << 24)
205 #define PIO_PSR_P25 (0x1u << 25)
206 #define PIO_PSR_P26 (0x1u << 26)
207 #define PIO_PSR_P27 (0x1u << 27)
208 #define PIO_PSR_P28 (0x1u << 28)
209 #define PIO_PSR_P29 (0x1u << 29)
210 #define PIO_PSR_P30 (0x1u << 30)
211 #define PIO_PSR_P31 (0x1u << 31)
212 /* -------- PIO_OER : (PIO Offset: 0x0010) Output Enable Register -------- */
213 #define PIO_OER_P0 (0x1u << 0)
214 #define PIO_OER_P1 (0x1u << 1)
215 #define PIO_OER_P2 (0x1u << 2)
216 #define PIO_OER_P3 (0x1u << 3)
217 #define PIO_OER_P4 (0x1u << 4)
218 #define PIO_OER_P5 (0x1u << 5)
219 #define PIO_OER_P6 (0x1u << 6)
220 #define PIO_OER_P7 (0x1u << 7)
221 #define PIO_OER_P8 (0x1u << 8)
222 #define PIO_OER_P9 (0x1u << 9)
223 #define PIO_OER_P10 (0x1u << 10)
224 #define PIO_OER_P11 (0x1u << 11)
225 #define PIO_OER_P12 (0x1u << 12)
226 #define PIO_OER_P13 (0x1u << 13)
227 #define PIO_OER_P14 (0x1u << 14)
228 #define PIO_OER_P15 (0x1u << 15)
229 #define PIO_OER_P16 (0x1u << 16)
230 #define PIO_OER_P17 (0x1u << 17)
231 #define PIO_OER_P18 (0x1u << 18)
232 #define PIO_OER_P19 (0x1u << 19)
233 #define PIO_OER_P20 (0x1u << 20)
234 #define PIO_OER_P21 (0x1u << 21)
235 #define PIO_OER_P22 (0x1u << 22)
236 #define PIO_OER_P23 (0x1u << 23)
237 #define PIO_OER_P24 (0x1u << 24)
238 #define PIO_OER_P25 (0x1u << 25)
239 #define PIO_OER_P26 (0x1u << 26)
240 #define PIO_OER_P27 (0x1u << 27)
241 #define PIO_OER_P28 (0x1u << 28)
242 #define PIO_OER_P29 (0x1u << 29)
243 #define PIO_OER_P30 (0x1u << 30)
244 #define PIO_OER_P31 (0x1u << 31)
245 /* -------- PIO_ODR : (PIO Offset: 0x0014) Output Disable Register -------- */
246 #define PIO_ODR_P0 (0x1u << 0)
247 #define PIO_ODR_P1 (0x1u << 1)
248 #define PIO_ODR_P2 (0x1u << 2)
249 #define PIO_ODR_P3 (0x1u << 3)
250 #define PIO_ODR_P4 (0x1u << 4)
251 #define PIO_ODR_P5 (0x1u << 5)
252 #define PIO_ODR_P6 (0x1u << 6)
253 #define PIO_ODR_P7 (0x1u << 7)
254 #define PIO_ODR_P8 (0x1u << 8)
255 #define PIO_ODR_P9 (0x1u << 9)
256 #define PIO_ODR_P10 (0x1u << 10)
257 #define PIO_ODR_P11 (0x1u << 11)
258 #define PIO_ODR_P12 (0x1u << 12)
259 #define PIO_ODR_P13 (0x1u << 13)
260 #define PIO_ODR_P14 (0x1u << 14)
261 #define PIO_ODR_P15 (0x1u << 15)
262 #define PIO_ODR_P16 (0x1u << 16)
263 #define PIO_ODR_P17 (0x1u << 17)
264 #define PIO_ODR_P18 (0x1u << 18)
265 #define PIO_ODR_P19 (0x1u << 19)
266 #define PIO_ODR_P20 (0x1u << 20)
267 #define PIO_ODR_P21 (0x1u << 21)
268 #define PIO_ODR_P22 (0x1u << 22)
269 #define PIO_ODR_P23 (0x1u << 23)
270 #define PIO_ODR_P24 (0x1u << 24)
271 #define PIO_ODR_P25 (0x1u << 25)
272 #define PIO_ODR_P26 (0x1u << 26)
273 #define PIO_ODR_P27 (0x1u << 27)
274 #define PIO_ODR_P28 (0x1u << 28)
275 #define PIO_ODR_P29 (0x1u << 29)
276 #define PIO_ODR_P30 (0x1u << 30)
277 #define PIO_ODR_P31 (0x1u << 31)
278 /* -------- PIO_OSR : (PIO Offset: 0x0018) Output Status Register -------- */
279 #define PIO_OSR_P0 (0x1u << 0)
280 #define PIO_OSR_P1 (0x1u << 1)
281 #define PIO_OSR_P2 (0x1u << 2)
282 #define PIO_OSR_P3 (0x1u << 3)
283 #define PIO_OSR_P4 (0x1u << 4)
284 #define PIO_OSR_P5 (0x1u << 5)
285 #define PIO_OSR_P6 (0x1u << 6)
286 #define PIO_OSR_P7 (0x1u << 7)
287 #define PIO_OSR_P8 (0x1u << 8)
288 #define PIO_OSR_P9 (0x1u << 9)
289 #define PIO_OSR_P10 (0x1u << 10)
290 #define PIO_OSR_P11 (0x1u << 11)
291 #define PIO_OSR_P12 (0x1u << 12)
292 #define PIO_OSR_P13 (0x1u << 13)
293 #define PIO_OSR_P14 (0x1u << 14)
294 #define PIO_OSR_P15 (0x1u << 15)
295 #define PIO_OSR_P16 (0x1u << 16)
296 #define PIO_OSR_P17 (0x1u << 17)
297 #define PIO_OSR_P18 (0x1u << 18)
298 #define PIO_OSR_P19 (0x1u << 19)
299 #define PIO_OSR_P20 (0x1u << 20)
300 #define PIO_OSR_P21 (0x1u << 21)
301 #define PIO_OSR_P22 (0x1u << 22)
302 #define PIO_OSR_P23 (0x1u << 23)
303 #define PIO_OSR_P24 (0x1u << 24)
304 #define PIO_OSR_P25 (0x1u << 25)
305 #define PIO_OSR_P26 (0x1u << 26)
306 #define PIO_OSR_P27 (0x1u << 27)
307 #define PIO_OSR_P28 (0x1u << 28)
308 #define PIO_OSR_P29 (0x1u << 29)
309 #define PIO_OSR_P30 (0x1u << 30)
310 #define PIO_OSR_P31 (0x1u << 31)
311 /* -------- PIO_IFER : (PIO Offset: 0x0020) Glitch Input Filter Enable Register -------- */
312 #define PIO_IFER_P0 (0x1u << 0)
313 #define PIO_IFER_P1 (0x1u << 1)
314 #define PIO_IFER_P2 (0x1u << 2)
315 #define PIO_IFER_P3 (0x1u << 3)
316 #define PIO_IFER_P4 (0x1u << 4)
317 #define PIO_IFER_P5 (0x1u << 5)
318 #define PIO_IFER_P6 (0x1u << 6)
319 #define PIO_IFER_P7 (0x1u << 7)
320 #define PIO_IFER_P8 (0x1u << 8)
321 #define PIO_IFER_P9 (0x1u << 9)
322 #define PIO_IFER_P10 (0x1u << 10)
323 #define PIO_IFER_P11 (0x1u << 11)
324 #define PIO_IFER_P12 (0x1u << 12)
325 #define PIO_IFER_P13 (0x1u << 13)
326 #define PIO_IFER_P14 (0x1u << 14)
327 #define PIO_IFER_P15 (0x1u << 15)
328 #define PIO_IFER_P16 (0x1u << 16)
329 #define PIO_IFER_P17 (0x1u << 17)
330 #define PIO_IFER_P18 (0x1u << 18)
331 #define PIO_IFER_P19 (0x1u << 19)
332 #define PIO_IFER_P20 (0x1u << 20)
333 #define PIO_IFER_P21 (0x1u << 21)
334 #define PIO_IFER_P22 (0x1u << 22)
335 #define PIO_IFER_P23 (0x1u << 23)
336 #define PIO_IFER_P24 (0x1u << 24)
337 #define PIO_IFER_P25 (0x1u << 25)
338 #define PIO_IFER_P26 (0x1u << 26)
339 #define PIO_IFER_P27 (0x1u << 27)
340 #define PIO_IFER_P28 (0x1u << 28)
341 #define PIO_IFER_P29 (0x1u << 29)
342 #define PIO_IFER_P30 (0x1u << 30)
343 #define PIO_IFER_P31 (0x1u << 31)
344 /* -------- PIO_IFDR : (PIO Offset: 0x0024) Glitch Input Filter Disable Register -------- */
345 #define PIO_IFDR_P0 (0x1u << 0)
346 #define PIO_IFDR_P1 (0x1u << 1)
347 #define PIO_IFDR_P2 (0x1u << 2)
348 #define PIO_IFDR_P3 (0x1u << 3)
349 #define PIO_IFDR_P4 (0x1u << 4)
350 #define PIO_IFDR_P5 (0x1u << 5)
351 #define PIO_IFDR_P6 (0x1u << 6)
352 #define PIO_IFDR_P7 (0x1u << 7)
353 #define PIO_IFDR_P8 (0x1u << 8)
354 #define PIO_IFDR_P9 (0x1u << 9)
355 #define PIO_IFDR_P10 (0x1u << 10)
356 #define PIO_IFDR_P11 (0x1u << 11)
357 #define PIO_IFDR_P12 (0x1u << 12)
358 #define PIO_IFDR_P13 (0x1u << 13)
359 #define PIO_IFDR_P14 (0x1u << 14)
360 #define PIO_IFDR_P15 (0x1u << 15)
361 #define PIO_IFDR_P16 (0x1u << 16)
362 #define PIO_IFDR_P17 (0x1u << 17)
363 #define PIO_IFDR_P18 (0x1u << 18)
364 #define PIO_IFDR_P19 (0x1u << 19)
365 #define PIO_IFDR_P20 (0x1u << 20)
366 #define PIO_IFDR_P21 (0x1u << 21)
367 #define PIO_IFDR_P22 (0x1u << 22)
368 #define PIO_IFDR_P23 (0x1u << 23)
369 #define PIO_IFDR_P24 (0x1u << 24)
370 #define PIO_IFDR_P25 (0x1u << 25)
371 #define PIO_IFDR_P26 (0x1u << 26)
372 #define PIO_IFDR_P27 (0x1u << 27)
373 #define PIO_IFDR_P28 (0x1u << 28)
374 #define PIO_IFDR_P29 (0x1u << 29)
375 #define PIO_IFDR_P30 (0x1u << 30)
376 #define PIO_IFDR_P31 (0x1u << 31)
377 /* -------- PIO_IFSR : (PIO Offset: 0x0028) Glitch Input Filter Status Register -------- */
378 #define PIO_IFSR_P0 (0x1u << 0)
379 #define PIO_IFSR_P1 (0x1u << 1)
380 #define PIO_IFSR_P2 (0x1u << 2)
381 #define PIO_IFSR_P3 (0x1u << 3)
382 #define PIO_IFSR_P4 (0x1u << 4)
383 #define PIO_IFSR_P5 (0x1u << 5)
384 #define PIO_IFSR_P6 (0x1u << 6)
385 #define PIO_IFSR_P7 (0x1u << 7)
386 #define PIO_IFSR_P8 (0x1u << 8)
387 #define PIO_IFSR_P9 (0x1u << 9)
388 #define PIO_IFSR_P10 (0x1u << 10)
389 #define PIO_IFSR_P11 (0x1u << 11)
390 #define PIO_IFSR_P12 (0x1u << 12)
391 #define PIO_IFSR_P13 (0x1u << 13)
392 #define PIO_IFSR_P14 (0x1u << 14)
393 #define PIO_IFSR_P15 (0x1u << 15)
394 #define PIO_IFSR_P16 (0x1u << 16)
395 #define PIO_IFSR_P17 (0x1u << 17)
396 #define PIO_IFSR_P18 (0x1u << 18)
397 #define PIO_IFSR_P19 (0x1u << 19)
398 #define PIO_IFSR_P20 (0x1u << 20)
399 #define PIO_IFSR_P21 (0x1u << 21)
400 #define PIO_IFSR_P22 (0x1u << 22)
401 #define PIO_IFSR_P23 (0x1u << 23)
402 #define PIO_IFSR_P24 (0x1u << 24)
403 #define PIO_IFSR_P25 (0x1u << 25)
404 #define PIO_IFSR_P26 (0x1u << 26)
405 #define PIO_IFSR_P27 (0x1u << 27)
406 #define PIO_IFSR_P28 (0x1u << 28)
407 #define PIO_IFSR_P29 (0x1u << 29)
408 #define PIO_IFSR_P30 (0x1u << 30)
409 #define PIO_IFSR_P31 (0x1u << 31)
410 /* -------- PIO_SODR : (PIO Offset: 0x0030) Set Output Data Register -------- */
411 #define PIO_SODR_P0 (0x1u << 0)
412 #define PIO_SODR_P1 (0x1u << 1)
413 #define PIO_SODR_P2 (0x1u << 2)
414 #define PIO_SODR_P3 (0x1u << 3)
415 #define PIO_SODR_P4 (0x1u << 4)
416 #define PIO_SODR_P5 (0x1u << 5)
417 #define PIO_SODR_P6 (0x1u << 6)
418 #define PIO_SODR_P7 (0x1u << 7)
419 #define PIO_SODR_P8 (0x1u << 8)
420 #define PIO_SODR_P9 (0x1u << 9)
421 #define PIO_SODR_P10 (0x1u << 10)
422 #define PIO_SODR_P11 (0x1u << 11)
423 #define PIO_SODR_P12 (0x1u << 12)
424 #define PIO_SODR_P13 (0x1u << 13)
425 #define PIO_SODR_P14 (0x1u << 14)
426 #define PIO_SODR_P15 (0x1u << 15)
427 #define PIO_SODR_P16 (0x1u << 16)
428 #define PIO_SODR_P17 (0x1u << 17)
429 #define PIO_SODR_P18 (0x1u << 18)
430 #define PIO_SODR_P19 (0x1u << 19)
431 #define PIO_SODR_P20 (0x1u << 20)
432 #define PIO_SODR_P21 (0x1u << 21)
433 #define PIO_SODR_P22 (0x1u << 22)
434 #define PIO_SODR_P23 (0x1u << 23)
435 #define PIO_SODR_P24 (0x1u << 24)
436 #define PIO_SODR_P25 (0x1u << 25)
437 #define PIO_SODR_P26 (0x1u << 26)
438 #define PIO_SODR_P27 (0x1u << 27)
439 #define PIO_SODR_P28 (0x1u << 28)
440 #define PIO_SODR_P29 (0x1u << 29)
441 #define PIO_SODR_P30 (0x1u << 30)
442 #define PIO_SODR_P31 (0x1u << 31)
443 /* -------- PIO_CODR : (PIO Offset: 0x0034) Clear Output Data Register -------- */
444 #define PIO_CODR_P0 (0x1u << 0)
445 #define PIO_CODR_P1 (0x1u << 1)
446 #define PIO_CODR_P2 (0x1u << 2)
447 #define PIO_CODR_P3 (0x1u << 3)
448 #define PIO_CODR_P4 (0x1u << 4)
449 #define PIO_CODR_P5 (0x1u << 5)
450 #define PIO_CODR_P6 (0x1u << 6)
451 #define PIO_CODR_P7 (0x1u << 7)
452 #define PIO_CODR_P8 (0x1u << 8)
453 #define PIO_CODR_P9 (0x1u << 9)
454 #define PIO_CODR_P10 (0x1u << 10)
455 #define PIO_CODR_P11 (0x1u << 11)
456 #define PIO_CODR_P12 (0x1u << 12)
457 #define PIO_CODR_P13 (0x1u << 13)
458 #define PIO_CODR_P14 (0x1u << 14)
459 #define PIO_CODR_P15 (0x1u << 15)
460 #define PIO_CODR_P16 (0x1u << 16)
461 #define PIO_CODR_P17 (0x1u << 17)
462 #define PIO_CODR_P18 (0x1u << 18)
463 #define PIO_CODR_P19 (0x1u << 19)
464 #define PIO_CODR_P20 (0x1u << 20)
465 #define PIO_CODR_P21 (0x1u << 21)
466 #define PIO_CODR_P22 (0x1u << 22)
467 #define PIO_CODR_P23 (0x1u << 23)
468 #define PIO_CODR_P24 (0x1u << 24)
469 #define PIO_CODR_P25 (0x1u << 25)
470 #define PIO_CODR_P26 (0x1u << 26)
471 #define PIO_CODR_P27 (0x1u << 27)
472 #define PIO_CODR_P28 (0x1u << 28)
473 #define PIO_CODR_P29 (0x1u << 29)
474 #define PIO_CODR_P30 (0x1u << 30)
475 #define PIO_CODR_P31 (0x1u << 31)
476 /* -------- PIO_ODSR : (PIO Offset: 0x0038) Output Data Status Register -------- */
477 #define PIO_ODSR_P0 (0x1u << 0)
478 #define PIO_ODSR_P1 (0x1u << 1)
479 #define PIO_ODSR_P2 (0x1u << 2)
480 #define PIO_ODSR_P3 (0x1u << 3)
481 #define PIO_ODSR_P4 (0x1u << 4)
482 #define PIO_ODSR_P5 (0x1u << 5)
483 #define PIO_ODSR_P6 (0x1u << 6)
484 #define PIO_ODSR_P7 (0x1u << 7)
485 #define PIO_ODSR_P8 (0x1u << 8)
486 #define PIO_ODSR_P9 (0x1u << 9)
487 #define PIO_ODSR_P10 (0x1u << 10)
488 #define PIO_ODSR_P11 (0x1u << 11)
489 #define PIO_ODSR_P12 (0x1u << 12)
490 #define PIO_ODSR_P13 (0x1u << 13)
491 #define PIO_ODSR_P14 (0x1u << 14)
492 #define PIO_ODSR_P15 (0x1u << 15)
493 #define PIO_ODSR_P16 (0x1u << 16)
494 #define PIO_ODSR_P17 (0x1u << 17)
495 #define PIO_ODSR_P18 (0x1u << 18)
496 #define PIO_ODSR_P19 (0x1u << 19)
497 #define PIO_ODSR_P20 (0x1u << 20)
498 #define PIO_ODSR_P21 (0x1u << 21)
499 #define PIO_ODSR_P22 (0x1u << 22)
500 #define PIO_ODSR_P23 (0x1u << 23)
501 #define PIO_ODSR_P24 (0x1u << 24)
502 #define PIO_ODSR_P25 (0x1u << 25)
503 #define PIO_ODSR_P26 (0x1u << 26)
504 #define PIO_ODSR_P27 (0x1u << 27)
505 #define PIO_ODSR_P28 (0x1u << 28)
506 #define PIO_ODSR_P29 (0x1u << 29)
507 #define PIO_ODSR_P30 (0x1u << 30)
508 #define PIO_ODSR_P31 (0x1u << 31)
509 /* -------- PIO_PDSR : (PIO Offset: 0x003C) Pin Data Status Register -------- */
510 #define PIO_PDSR_P0 (0x1u << 0)
511 #define PIO_PDSR_P1 (0x1u << 1)
512 #define PIO_PDSR_P2 (0x1u << 2)
513 #define PIO_PDSR_P3 (0x1u << 3)
514 #define PIO_PDSR_P4 (0x1u << 4)
515 #define PIO_PDSR_P5 (0x1u << 5)
516 #define PIO_PDSR_P6 (0x1u << 6)
517 #define PIO_PDSR_P7 (0x1u << 7)
518 #define PIO_PDSR_P8 (0x1u << 8)
519 #define PIO_PDSR_P9 (0x1u << 9)
520 #define PIO_PDSR_P10 (0x1u << 10)
521 #define PIO_PDSR_P11 (0x1u << 11)
522 #define PIO_PDSR_P12 (0x1u << 12)
523 #define PIO_PDSR_P13 (0x1u << 13)
524 #define PIO_PDSR_P14 (0x1u << 14)
525 #define PIO_PDSR_P15 (0x1u << 15)
526 #define PIO_PDSR_P16 (0x1u << 16)
527 #define PIO_PDSR_P17 (0x1u << 17)
528 #define PIO_PDSR_P18 (0x1u << 18)
529 #define PIO_PDSR_P19 (0x1u << 19)
530 #define PIO_PDSR_P20 (0x1u << 20)
531 #define PIO_PDSR_P21 (0x1u << 21)
532 #define PIO_PDSR_P22 (0x1u << 22)
533 #define PIO_PDSR_P23 (0x1u << 23)
534 #define PIO_PDSR_P24 (0x1u << 24)
535 #define PIO_PDSR_P25 (0x1u << 25)
536 #define PIO_PDSR_P26 (0x1u << 26)
537 #define PIO_PDSR_P27 (0x1u << 27)
538 #define PIO_PDSR_P28 (0x1u << 28)
539 #define PIO_PDSR_P29 (0x1u << 29)
540 #define PIO_PDSR_P30 (0x1u << 30)
541 #define PIO_PDSR_P31 (0x1u << 31)
542 /* -------- PIO_IER : (PIO Offset: 0x0040) Interrupt Enable Register -------- */
543 #define PIO_IER_P0 (0x1u << 0)
544 #define PIO_IER_P1 (0x1u << 1)
545 #define PIO_IER_P2 (0x1u << 2)
546 #define PIO_IER_P3 (0x1u << 3)
547 #define PIO_IER_P4 (0x1u << 4)
548 #define PIO_IER_P5 (0x1u << 5)
549 #define PIO_IER_P6 (0x1u << 6)
550 #define PIO_IER_P7 (0x1u << 7)
551 #define PIO_IER_P8 (0x1u << 8)
552 #define PIO_IER_P9 (0x1u << 9)
553 #define PIO_IER_P10 (0x1u << 10)
554 #define PIO_IER_P11 (0x1u << 11)
555 #define PIO_IER_P12 (0x1u << 12)
556 #define PIO_IER_P13 (0x1u << 13)
557 #define PIO_IER_P14 (0x1u << 14)
558 #define PIO_IER_P15 (0x1u << 15)
559 #define PIO_IER_P16 (0x1u << 16)
560 #define PIO_IER_P17 (0x1u << 17)
561 #define PIO_IER_P18 (0x1u << 18)
562 #define PIO_IER_P19 (0x1u << 19)
563 #define PIO_IER_P20 (0x1u << 20)
564 #define PIO_IER_P21 (0x1u << 21)
565 #define PIO_IER_P22 (0x1u << 22)
566 #define PIO_IER_P23 (0x1u << 23)
567 #define PIO_IER_P24 (0x1u << 24)
568 #define PIO_IER_P25 (0x1u << 25)
569 #define PIO_IER_P26 (0x1u << 26)
570 #define PIO_IER_P27 (0x1u << 27)
571 #define PIO_IER_P28 (0x1u << 28)
572 #define PIO_IER_P29 (0x1u << 29)
573 #define PIO_IER_P30 (0x1u << 30)
574 #define PIO_IER_P31 (0x1u << 31)
575 /* -------- PIO_IDR : (PIO Offset: 0x0044) Interrupt Disable Register -------- */
576 #define PIO_IDR_P0 (0x1u << 0)
577 #define PIO_IDR_P1 (0x1u << 1)
578 #define PIO_IDR_P2 (0x1u << 2)
579 #define PIO_IDR_P3 (0x1u << 3)
580 #define PIO_IDR_P4 (0x1u << 4)
581 #define PIO_IDR_P5 (0x1u << 5)
582 #define PIO_IDR_P6 (0x1u << 6)
583 #define PIO_IDR_P7 (0x1u << 7)
584 #define PIO_IDR_P8 (0x1u << 8)
585 #define PIO_IDR_P9 (0x1u << 9)
586 #define PIO_IDR_P10 (0x1u << 10)
587 #define PIO_IDR_P11 (0x1u << 11)
588 #define PIO_IDR_P12 (0x1u << 12)
589 #define PIO_IDR_P13 (0x1u << 13)
590 #define PIO_IDR_P14 (0x1u << 14)
591 #define PIO_IDR_P15 (0x1u << 15)
592 #define PIO_IDR_P16 (0x1u << 16)
593 #define PIO_IDR_P17 (0x1u << 17)
594 #define PIO_IDR_P18 (0x1u << 18)
595 #define PIO_IDR_P19 (0x1u << 19)
596 #define PIO_IDR_P20 (0x1u << 20)
597 #define PIO_IDR_P21 (0x1u << 21)
598 #define PIO_IDR_P22 (0x1u << 22)
599 #define PIO_IDR_P23 (0x1u << 23)
600 #define PIO_IDR_P24 (0x1u << 24)
601 #define PIO_IDR_P25 (0x1u << 25)
602 #define PIO_IDR_P26 (0x1u << 26)
603 #define PIO_IDR_P27 (0x1u << 27)
604 #define PIO_IDR_P28 (0x1u << 28)
605 #define PIO_IDR_P29 (0x1u << 29)
606 #define PIO_IDR_P30 (0x1u << 30)
607 #define PIO_IDR_P31 (0x1u << 31)
608 /* -------- PIO_IMR : (PIO Offset: 0x0048) Interrupt Mask Register -------- */
609 #define PIO_IMR_P0 (0x1u << 0)
610 #define PIO_IMR_P1 (0x1u << 1)
611 #define PIO_IMR_P2 (0x1u << 2)
612 #define PIO_IMR_P3 (0x1u << 3)
613 #define PIO_IMR_P4 (0x1u << 4)
614 #define PIO_IMR_P5 (0x1u << 5)
615 #define PIO_IMR_P6 (0x1u << 6)
616 #define PIO_IMR_P7 (0x1u << 7)
617 #define PIO_IMR_P8 (0x1u << 8)
618 #define PIO_IMR_P9 (0x1u << 9)
619 #define PIO_IMR_P10 (0x1u << 10)
620 #define PIO_IMR_P11 (0x1u << 11)
621 #define PIO_IMR_P12 (0x1u << 12)
622 #define PIO_IMR_P13 (0x1u << 13)
623 #define PIO_IMR_P14 (0x1u << 14)
624 #define PIO_IMR_P15 (0x1u << 15)
625 #define PIO_IMR_P16 (0x1u << 16)
626 #define PIO_IMR_P17 (0x1u << 17)
627 #define PIO_IMR_P18 (0x1u << 18)
628 #define PIO_IMR_P19 (0x1u << 19)
629 #define PIO_IMR_P20 (0x1u << 20)
630 #define PIO_IMR_P21 (0x1u << 21)
631 #define PIO_IMR_P22 (0x1u << 22)
632 #define PIO_IMR_P23 (0x1u << 23)
633 #define PIO_IMR_P24 (0x1u << 24)
634 #define PIO_IMR_P25 (0x1u << 25)
635 #define PIO_IMR_P26 (0x1u << 26)
636 #define PIO_IMR_P27 (0x1u << 27)
637 #define PIO_IMR_P28 (0x1u << 28)
638 #define PIO_IMR_P29 (0x1u << 29)
639 #define PIO_IMR_P30 (0x1u << 30)
640 #define PIO_IMR_P31 (0x1u << 31)
641 /* -------- PIO_ISR : (PIO Offset: 0x004C) Interrupt Status Register -------- */
642 #define PIO_ISR_P0 (0x1u << 0)
643 #define PIO_ISR_P1 (0x1u << 1)
644 #define PIO_ISR_P2 (0x1u << 2)
645 #define PIO_ISR_P3 (0x1u << 3)
646 #define PIO_ISR_P4 (0x1u << 4)
647 #define PIO_ISR_P5 (0x1u << 5)
648 #define PIO_ISR_P6 (0x1u << 6)
649 #define PIO_ISR_P7 (0x1u << 7)
650 #define PIO_ISR_P8 (0x1u << 8)
651 #define PIO_ISR_P9 (0x1u << 9)
652 #define PIO_ISR_P10 (0x1u << 10)
653 #define PIO_ISR_P11 (0x1u << 11)
654 #define PIO_ISR_P12 (0x1u << 12)
655 #define PIO_ISR_P13 (0x1u << 13)
656 #define PIO_ISR_P14 (0x1u << 14)
657 #define PIO_ISR_P15 (0x1u << 15)
658 #define PIO_ISR_P16 (0x1u << 16)
659 #define PIO_ISR_P17 (0x1u << 17)
660 #define PIO_ISR_P18 (0x1u << 18)
661 #define PIO_ISR_P19 (0x1u << 19)
662 #define PIO_ISR_P20 (0x1u << 20)
663 #define PIO_ISR_P21 (0x1u << 21)
664 #define PIO_ISR_P22 (0x1u << 22)
665 #define PIO_ISR_P23 (0x1u << 23)
666 #define PIO_ISR_P24 (0x1u << 24)
667 #define PIO_ISR_P25 (0x1u << 25)
668 #define PIO_ISR_P26 (0x1u << 26)
669 #define PIO_ISR_P27 (0x1u << 27)
670 #define PIO_ISR_P28 (0x1u << 28)
671 #define PIO_ISR_P29 (0x1u << 29)
672 #define PIO_ISR_P30 (0x1u << 30)
673 #define PIO_ISR_P31 (0x1u << 31)
674 /* -------- PIO_MDER : (PIO Offset: 0x0050) Multi-driver Enable Register -------- */
675 #define PIO_MDER_P0 (0x1u << 0)
676 #define PIO_MDER_P1 (0x1u << 1)
677 #define PIO_MDER_P2 (0x1u << 2)
678 #define PIO_MDER_P3 (0x1u << 3)
679 #define PIO_MDER_P4 (0x1u << 4)
680 #define PIO_MDER_P5 (0x1u << 5)
681 #define PIO_MDER_P6 (0x1u << 6)
682 #define PIO_MDER_P7 (0x1u << 7)
683 #define PIO_MDER_P8 (0x1u << 8)
684 #define PIO_MDER_P9 (0x1u << 9)
685 #define PIO_MDER_P10 (0x1u << 10)
686 #define PIO_MDER_P11 (0x1u << 11)
687 #define PIO_MDER_P12 (0x1u << 12)
688 #define PIO_MDER_P13 (0x1u << 13)
689 #define PIO_MDER_P14 (0x1u << 14)
690 #define PIO_MDER_P15 (0x1u << 15)
691 #define PIO_MDER_P16 (0x1u << 16)
692 #define PIO_MDER_P17 (0x1u << 17)
693 #define PIO_MDER_P18 (0x1u << 18)
694 #define PIO_MDER_P19 (0x1u << 19)
695 #define PIO_MDER_P20 (0x1u << 20)
696 #define PIO_MDER_P21 (0x1u << 21)
697 #define PIO_MDER_P22 (0x1u << 22)
698 #define PIO_MDER_P23 (0x1u << 23)
699 #define PIO_MDER_P24 (0x1u << 24)
700 #define PIO_MDER_P25 (0x1u << 25)
701 #define PIO_MDER_P26 (0x1u << 26)
702 #define PIO_MDER_P27 (0x1u << 27)
703 #define PIO_MDER_P28 (0x1u << 28)
704 #define PIO_MDER_P29 (0x1u << 29)
705 #define PIO_MDER_P30 (0x1u << 30)
706 #define PIO_MDER_P31 (0x1u << 31)
707 /* -------- PIO_MDDR : (PIO Offset: 0x0054) Multi-driver Disable Register -------- */
708 #define PIO_MDDR_P0 (0x1u << 0)
709 #define PIO_MDDR_P1 (0x1u << 1)
710 #define PIO_MDDR_P2 (0x1u << 2)
711 #define PIO_MDDR_P3 (0x1u << 3)
712 #define PIO_MDDR_P4 (0x1u << 4)
713 #define PIO_MDDR_P5 (0x1u << 5)
714 #define PIO_MDDR_P6 (0x1u << 6)
715 #define PIO_MDDR_P7 (0x1u << 7)
716 #define PIO_MDDR_P8 (0x1u << 8)
717 #define PIO_MDDR_P9 (0x1u << 9)
718 #define PIO_MDDR_P10 (0x1u << 10)
719 #define PIO_MDDR_P11 (0x1u << 11)
720 #define PIO_MDDR_P12 (0x1u << 12)
721 #define PIO_MDDR_P13 (0x1u << 13)
722 #define PIO_MDDR_P14 (0x1u << 14)
723 #define PIO_MDDR_P15 (0x1u << 15)
724 #define PIO_MDDR_P16 (0x1u << 16)
725 #define PIO_MDDR_P17 (0x1u << 17)
726 #define PIO_MDDR_P18 (0x1u << 18)
727 #define PIO_MDDR_P19 (0x1u << 19)
728 #define PIO_MDDR_P20 (0x1u << 20)
729 #define PIO_MDDR_P21 (0x1u << 21)
730 #define PIO_MDDR_P22 (0x1u << 22)
731 #define PIO_MDDR_P23 (0x1u << 23)
732 #define PIO_MDDR_P24 (0x1u << 24)
733 #define PIO_MDDR_P25 (0x1u << 25)
734 #define PIO_MDDR_P26 (0x1u << 26)
735 #define PIO_MDDR_P27 (0x1u << 27)
736 #define PIO_MDDR_P28 (0x1u << 28)
737 #define PIO_MDDR_P29 (0x1u << 29)
738 #define PIO_MDDR_P30 (0x1u << 30)
739 #define PIO_MDDR_P31 (0x1u << 31)
740 /* -------- PIO_MDSR : (PIO Offset: 0x0058) Multi-driver Status Register -------- */
741 #define PIO_MDSR_P0 (0x1u << 0)
742 #define PIO_MDSR_P1 (0x1u << 1)
743 #define PIO_MDSR_P2 (0x1u << 2)
744 #define PIO_MDSR_P3 (0x1u << 3)
745 #define PIO_MDSR_P4 (0x1u << 4)
746 #define PIO_MDSR_P5 (0x1u << 5)
747 #define PIO_MDSR_P6 (0x1u << 6)
748 #define PIO_MDSR_P7 (0x1u << 7)
749 #define PIO_MDSR_P8 (0x1u << 8)
750 #define PIO_MDSR_P9 (0x1u << 9)
751 #define PIO_MDSR_P10 (0x1u << 10)
752 #define PIO_MDSR_P11 (0x1u << 11)
753 #define PIO_MDSR_P12 (0x1u << 12)
754 #define PIO_MDSR_P13 (0x1u << 13)
755 #define PIO_MDSR_P14 (0x1u << 14)
756 #define PIO_MDSR_P15 (0x1u << 15)
757 #define PIO_MDSR_P16 (0x1u << 16)
758 #define PIO_MDSR_P17 (0x1u << 17)
759 #define PIO_MDSR_P18 (0x1u << 18)
760 #define PIO_MDSR_P19 (0x1u << 19)
761 #define PIO_MDSR_P20 (0x1u << 20)
762 #define PIO_MDSR_P21 (0x1u << 21)
763 #define PIO_MDSR_P22 (0x1u << 22)
764 #define PIO_MDSR_P23 (0x1u << 23)
765 #define PIO_MDSR_P24 (0x1u << 24)
766 #define PIO_MDSR_P25 (0x1u << 25)
767 #define PIO_MDSR_P26 (0x1u << 26)
768 #define PIO_MDSR_P27 (0x1u << 27)
769 #define PIO_MDSR_P28 (0x1u << 28)
770 #define PIO_MDSR_P29 (0x1u << 29)
771 #define PIO_MDSR_P30 (0x1u << 30)
772 #define PIO_MDSR_P31 (0x1u << 31)
773 /* -------- PIO_PUDR : (PIO Offset: 0x0060) Pull-up Disable Register -------- */
774 #define PIO_PUDR_P0 (0x1u << 0)
775 #define PIO_PUDR_P1 (0x1u << 1)
776 #define PIO_PUDR_P2 (0x1u << 2)
777 #define PIO_PUDR_P3 (0x1u << 3)
778 #define PIO_PUDR_P4 (0x1u << 4)
779 #define PIO_PUDR_P5 (0x1u << 5)
780 #define PIO_PUDR_P6 (0x1u << 6)
781 #define PIO_PUDR_P7 (0x1u << 7)
782 #define PIO_PUDR_P8 (0x1u << 8)
783 #define PIO_PUDR_P9 (0x1u << 9)
784 #define PIO_PUDR_P10 (0x1u << 10)
785 #define PIO_PUDR_P11 (0x1u << 11)
786 #define PIO_PUDR_P12 (0x1u << 12)
787 #define PIO_PUDR_P13 (0x1u << 13)
788 #define PIO_PUDR_P14 (0x1u << 14)
789 #define PIO_PUDR_P15 (0x1u << 15)
790 #define PIO_PUDR_P16 (0x1u << 16)
791 #define PIO_PUDR_P17 (0x1u << 17)
792 #define PIO_PUDR_P18 (0x1u << 18)
793 #define PIO_PUDR_P19 (0x1u << 19)
794 #define PIO_PUDR_P20 (0x1u << 20)
795 #define PIO_PUDR_P21 (0x1u << 21)
796 #define PIO_PUDR_P22 (0x1u << 22)
797 #define PIO_PUDR_P23 (0x1u << 23)
798 #define PIO_PUDR_P24 (0x1u << 24)
799 #define PIO_PUDR_P25 (0x1u << 25)
800 #define PIO_PUDR_P26 (0x1u << 26)
801 #define PIO_PUDR_P27 (0x1u << 27)
802 #define PIO_PUDR_P28 (0x1u << 28)
803 #define PIO_PUDR_P29 (0x1u << 29)
804 #define PIO_PUDR_P30 (0x1u << 30)
805 #define PIO_PUDR_P31 (0x1u << 31)
806 /* -------- PIO_PUER : (PIO Offset: 0x0064) Pull-up Enable Register -------- */
807 #define PIO_PUER_P0 (0x1u << 0)
808 #define PIO_PUER_P1 (0x1u << 1)
809 #define PIO_PUER_P2 (0x1u << 2)
810 #define PIO_PUER_P3 (0x1u << 3)
811 #define PIO_PUER_P4 (0x1u << 4)
812 #define PIO_PUER_P5 (0x1u << 5)
813 #define PIO_PUER_P6 (0x1u << 6)
814 #define PIO_PUER_P7 (0x1u << 7)
815 #define PIO_PUER_P8 (0x1u << 8)
816 #define PIO_PUER_P9 (0x1u << 9)
817 #define PIO_PUER_P10 (0x1u << 10)
818 #define PIO_PUER_P11 (0x1u << 11)
819 #define PIO_PUER_P12 (0x1u << 12)
820 #define PIO_PUER_P13 (0x1u << 13)
821 #define PIO_PUER_P14 (0x1u << 14)
822 #define PIO_PUER_P15 (0x1u << 15)
823 #define PIO_PUER_P16 (0x1u << 16)
824 #define PIO_PUER_P17 (0x1u << 17)
825 #define PIO_PUER_P18 (0x1u << 18)
826 #define PIO_PUER_P19 (0x1u << 19)
827 #define PIO_PUER_P20 (0x1u << 20)
828 #define PIO_PUER_P21 (0x1u << 21)
829 #define PIO_PUER_P22 (0x1u << 22)
830 #define PIO_PUER_P23 (0x1u << 23)
831 #define PIO_PUER_P24 (0x1u << 24)
832 #define PIO_PUER_P25 (0x1u << 25)
833 #define PIO_PUER_P26 (0x1u << 26)
834 #define PIO_PUER_P27 (0x1u << 27)
835 #define PIO_PUER_P28 (0x1u << 28)
836 #define PIO_PUER_P29 (0x1u << 29)
837 #define PIO_PUER_P30 (0x1u << 30)
838 #define PIO_PUER_P31 (0x1u << 31)
839 /* -------- PIO_PUSR : (PIO Offset: 0x0068) Pad Pull-up Status Register -------- */
840 #define PIO_PUSR_P0 (0x1u << 0)
841 #define PIO_PUSR_P1 (0x1u << 1)
842 #define PIO_PUSR_P2 (0x1u << 2)
843 #define PIO_PUSR_P3 (0x1u << 3)
844 #define PIO_PUSR_P4 (0x1u << 4)
845 #define PIO_PUSR_P5 (0x1u << 5)
846 #define PIO_PUSR_P6 (0x1u << 6)
847 #define PIO_PUSR_P7 (0x1u << 7)
848 #define PIO_PUSR_P8 (0x1u << 8)
849 #define PIO_PUSR_P9 (0x1u << 9)
850 #define PIO_PUSR_P10 (0x1u << 10)
851 #define PIO_PUSR_P11 (0x1u << 11)
852 #define PIO_PUSR_P12 (0x1u << 12)
853 #define PIO_PUSR_P13 (0x1u << 13)
854 #define PIO_PUSR_P14 (0x1u << 14)
855 #define PIO_PUSR_P15 (0x1u << 15)
856 #define PIO_PUSR_P16 (0x1u << 16)
857 #define PIO_PUSR_P17 (0x1u << 17)
858 #define PIO_PUSR_P18 (0x1u << 18)
859 #define PIO_PUSR_P19 (0x1u << 19)
860 #define PIO_PUSR_P20 (0x1u << 20)
861 #define PIO_PUSR_P21 (0x1u << 21)
862 #define PIO_PUSR_P22 (0x1u << 22)
863 #define PIO_PUSR_P23 (0x1u << 23)
864 #define PIO_PUSR_P24 (0x1u << 24)
865 #define PIO_PUSR_P25 (0x1u << 25)
866 #define PIO_PUSR_P26 (0x1u << 26)
867 #define PIO_PUSR_P27 (0x1u << 27)
868 #define PIO_PUSR_P28 (0x1u << 28)
869 #define PIO_PUSR_P29 (0x1u << 29)
870 #define PIO_PUSR_P30 (0x1u << 30)
871 #define PIO_PUSR_P31 (0x1u << 31)
872 /* -------- PIO_ABCDSR[2] : (PIO Offset: 0x0070) Peripheral Select Register -------- */
873 #define PIO_ABCDSR_P0 (0x1u << 0)
874 #define PIO_ABCDSR_P1 (0x1u << 1)
875 #define PIO_ABCDSR_P2 (0x1u << 2)
876 #define PIO_ABCDSR_P3 (0x1u << 3)
877 #define PIO_ABCDSR_P4 (0x1u << 4)
878 #define PIO_ABCDSR_P5 (0x1u << 5)
879 #define PIO_ABCDSR_P6 (0x1u << 6)
880 #define PIO_ABCDSR_P7 (0x1u << 7)
881 #define PIO_ABCDSR_P8 (0x1u << 8)
882 #define PIO_ABCDSR_P9 (0x1u << 9)
883 #define PIO_ABCDSR_P10 (0x1u << 10)
884 #define PIO_ABCDSR_P11 (0x1u << 11)
885 #define PIO_ABCDSR_P12 (0x1u << 12)
886 #define PIO_ABCDSR_P13 (0x1u << 13)
887 #define PIO_ABCDSR_P14 (0x1u << 14)
888 #define PIO_ABCDSR_P15 (0x1u << 15)
889 #define PIO_ABCDSR_P16 (0x1u << 16)
890 #define PIO_ABCDSR_P17 (0x1u << 17)
891 #define PIO_ABCDSR_P18 (0x1u << 18)
892 #define PIO_ABCDSR_P19 (0x1u << 19)
893 #define PIO_ABCDSR_P20 (0x1u << 20)
894 #define PIO_ABCDSR_P21 (0x1u << 21)
895 #define PIO_ABCDSR_P22 (0x1u << 22)
896 #define PIO_ABCDSR_P23 (0x1u << 23)
897 #define PIO_ABCDSR_P24 (0x1u << 24)
898 #define PIO_ABCDSR_P25 (0x1u << 25)
899 #define PIO_ABCDSR_P26 (0x1u << 26)
900 #define PIO_ABCDSR_P27 (0x1u << 27)
901 #define PIO_ABCDSR_P28 (0x1u << 28)
902 #define PIO_ABCDSR_P29 (0x1u << 29)
903 #define PIO_ABCDSR_P30 (0x1u << 30)
904 #define PIO_ABCDSR_P31 (0x1u << 31)
905 /* -------- PIO_IFSCDR : (PIO Offset: 0x0080) Input Filter Slow Clock Disable Register -------- */
906 #define PIO_IFSCDR_P0 (0x1u << 0)
907 #define PIO_IFSCDR_P1 (0x1u << 1)
908 #define PIO_IFSCDR_P2 (0x1u << 2)
909 #define PIO_IFSCDR_P3 (0x1u << 3)
910 #define PIO_IFSCDR_P4 (0x1u << 4)
911 #define PIO_IFSCDR_P5 (0x1u << 5)
912 #define PIO_IFSCDR_P6 (0x1u << 6)
913 #define PIO_IFSCDR_P7 (0x1u << 7)
914 #define PIO_IFSCDR_P8 (0x1u << 8)
915 #define PIO_IFSCDR_P9 (0x1u << 9)
916 #define PIO_IFSCDR_P10 (0x1u << 10)
917 #define PIO_IFSCDR_P11 (0x1u << 11)
918 #define PIO_IFSCDR_P12 (0x1u << 12)
919 #define PIO_IFSCDR_P13 (0x1u << 13)
920 #define PIO_IFSCDR_P14 (0x1u << 14)
921 #define PIO_IFSCDR_P15 (0x1u << 15)
922 #define PIO_IFSCDR_P16 (0x1u << 16)
923 #define PIO_IFSCDR_P17 (0x1u << 17)
924 #define PIO_IFSCDR_P18 (0x1u << 18)
925 #define PIO_IFSCDR_P19 (0x1u << 19)
926 #define PIO_IFSCDR_P20 (0x1u << 20)
927 #define PIO_IFSCDR_P21 (0x1u << 21)
928 #define PIO_IFSCDR_P22 (0x1u << 22)
929 #define PIO_IFSCDR_P23 (0x1u << 23)
930 #define PIO_IFSCDR_P24 (0x1u << 24)
931 #define PIO_IFSCDR_P25 (0x1u << 25)
932 #define PIO_IFSCDR_P26 (0x1u << 26)
933 #define PIO_IFSCDR_P27 (0x1u << 27)
934 #define PIO_IFSCDR_P28 (0x1u << 28)
935 #define PIO_IFSCDR_P29 (0x1u << 29)
936 #define PIO_IFSCDR_P30 (0x1u << 30)
937 #define PIO_IFSCDR_P31 (0x1u << 31)
938 /* -------- PIO_IFSCER : (PIO Offset: 0x0084) Input Filter Slow Clock Enable Register -------- */
939 #define PIO_IFSCER_P0 (0x1u << 0)
940 #define PIO_IFSCER_P1 (0x1u << 1)
941 #define PIO_IFSCER_P2 (0x1u << 2)
942 #define PIO_IFSCER_P3 (0x1u << 3)
943 #define PIO_IFSCER_P4 (0x1u << 4)
944 #define PIO_IFSCER_P5 (0x1u << 5)
945 #define PIO_IFSCER_P6 (0x1u << 6)
946 #define PIO_IFSCER_P7 (0x1u << 7)
947 #define PIO_IFSCER_P8 (0x1u << 8)
948 #define PIO_IFSCER_P9 (0x1u << 9)
949 #define PIO_IFSCER_P10 (0x1u << 10)
950 #define PIO_IFSCER_P11 (0x1u << 11)
951 #define PIO_IFSCER_P12 (0x1u << 12)
952 #define PIO_IFSCER_P13 (0x1u << 13)
953 #define PIO_IFSCER_P14 (0x1u << 14)
954 #define PIO_IFSCER_P15 (0x1u << 15)
955 #define PIO_IFSCER_P16 (0x1u << 16)
956 #define PIO_IFSCER_P17 (0x1u << 17)
957 #define PIO_IFSCER_P18 (0x1u << 18)
958 #define PIO_IFSCER_P19 (0x1u << 19)
959 #define PIO_IFSCER_P20 (0x1u << 20)
960 #define PIO_IFSCER_P21 (0x1u << 21)
961 #define PIO_IFSCER_P22 (0x1u << 22)
962 #define PIO_IFSCER_P23 (0x1u << 23)
963 #define PIO_IFSCER_P24 (0x1u << 24)
964 #define PIO_IFSCER_P25 (0x1u << 25)
965 #define PIO_IFSCER_P26 (0x1u << 26)
966 #define PIO_IFSCER_P27 (0x1u << 27)
967 #define PIO_IFSCER_P28 (0x1u << 28)
968 #define PIO_IFSCER_P29 (0x1u << 29)
969 #define PIO_IFSCER_P30 (0x1u << 30)
970 #define PIO_IFSCER_P31 (0x1u << 31)
971 /* -------- PIO_IFSCSR : (PIO Offset: 0x0088) Input Filter Slow Clock Status Register -------- */
972 #define PIO_IFSCSR_P0 (0x1u << 0)
973 #define PIO_IFSCSR_P1 (0x1u << 1)
974 #define PIO_IFSCSR_P2 (0x1u << 2)
975 #define PIO_IFSCSR_P3 (0x1u << 3)
976 #define PIO_IFSCSR_P4 (0x1u << 4)
977 #define PIO_IFSCSR_P5 (0x1u << 5)
978 #define PIO_IFSCSR_P6 (0x1u << 6)
979 #define PIO_IFSCSR_P7 (0x1u << 7)
980 #define PIO_IFSCSR_P8 (0x1u << 8)
981 #define PIO_IFSCSR_P9 (0x1u << 9)
982 #define PIO_IFSCSR_P10 (0x1u << 10)
983 #define PIO_IFSCSR_P11 (0x1u << 11)
984 #define PIO_IFSCSR_P12 (0x1u << 12)
985 #define PIO_IFSCSR_P13 (0x1u << 13)
986 #define PIO_IFSCSR_P14 (0x1u << 14)
987 #define PIO_IFSCSR_P15 (0x1u << 15)
988 #define PIO_IFSCSR_P16 (0x1u << 16)
989 #define PIO_IFSCSR_P17 (0x1u << 17)
990 #define PIO_IFSCSR_P18 (0x1u << 18)
991 #define PIO_IFSCSR_P19 (0x1u << 19)
992 #define PIO_IFSCSR_P20 (0x1u << 20)
993 #define PIO_IFSCSR_P21 (0x1u << 21)
994 #define PIO_IFSCSR_P22 (0x1u << 22)
995 #define PIO_IFSCSR_P23 (0x1u << 23)
996 #define PIO_IFSCSR_P24 (0x1u << 24)
997 #define PIO_IFSCSR_P25 (0x1u << 25)
998 #define PIO_IFSCSR_P26 (0x1u << 26)
999 #define PIO_IFSCSR_P27 (0x1u << 27)
1000 #define PIO_IFSCSR_P28 (0x1u << 28)
1001 #define PIO_IFSCSR_P29 (0x1u << 29)
1002 #define PIO_IFSCSR_P30 (0x1u << 30)
1003 #define PIO_IFSCSR_P31 (0x1u << 31)
1004 /* -------- PIO_SCDR : (PIO Offset: 0x008C) Slow Clock Divider Debouncing Register -------- */
1005 #define PIO_SCDR_DIV_Pos 0
1006 #define PIO_SCDR_DIV_Msk (0x3fffu << PIO_SCDR_DIV_Pos)
1007 #define PIO_SCDR_DIV(value) ((PIO_SCDR_DIV_Msk & ((value) << PIO_SCDR_DIV_Pos)))
1008 /* -------- PIO_PPDDR : (PIO Offset: 0x0090) Pad Pull-down Disable Register -------- */
1009 #define PIO_PPDDR_P0 (0x1u << 0)
1010 #define PIO_PPDDR_P1 (0x1u << 1)
1011 #define PIO_PPDDR_P2 (0x1u << 2)
1012 #define PIO_PPDDR_P3 (0x1u << 3)
1013 #define PIO_PPDDR_P4 (0x1u << 4)
1014 #define PIO_PPDDR_P5 (0x1u << 5)
1015 #define PIO_PPDDR_P6 (0x1u << 6)
1016 #define PIO_PPDDR_P7 (0x1u << 7)
1017 #define PIO_PPDDR_P8 (0x1u << 8)
1018 #define PIO_PPDDR_P9 (0x1u << 9)
1019 #define PIO_PPDDR_P10 (0x1u << 10)
1020 #define PIO_PPDDR_P11 (0x1u << 11)
1021 #define PIO_PPDDR_P12 (0x1u << 12)
1022 #define PIO_PPDDR_P13 (0x1u << 13)
1023 #define PIO_PPDDR_P14 (0x1u << 14)
1024 #define PIO_PPDDR_P15 (0x1u << 15)
1025 #define PIO_PPDDR_P16 (0x1u << 16)
1026 #define PIO_PPDDR_P17 (0x1u << 17)
1027 #define PIO_PPDDR_P18 (0x1u << 18)
1028 #define PIO_PPDDR_P19 (0x1u << 19)
1029 #define PIO_PPDDR_P20 (0x1u << 20)
1030 #define PIO_PPDDR_P21 (0x1u << 21)
1031 #define PIO_PPDDR_P22 (0x1u << 22)
1032 #define PIO_PPDDR_P23 (0x1u << 23)
1033 #define PIO_PPDDR_P24 (0x1u << 24)
1034 #define PIO_PPDDR_P25 (0x1u << 25)
1035 #define PIO_PPDDR_P26 (0x1u << 26)
1036 #define PIO_PPDDR_P27 (0x1u << 27)
1037 #define PIO_PPDDR_P28 (0x1u << 28)
1038 #define PIO_PPDDR_P29 (0x1u << 29)
1039 #define PIO_PPDDR_P30 (0x1u << 30)
1040 #define PIO_PPDDR_P31 (0x1u << 31)
1041 /* -------- PIO_PPDER : (PIO Offset: 0x0094) Pad Pull-down Enable Register -------- */
1042 #define PIO_PPDER_P0 (0x1u << 0)
1043 #define PIO_PPDER_P1 (0x1u << 1)
1044 #define PIO_PPDER_P2 (0x1u << 2)
1045 #define PIO_PPDER_P3 (0x1u << 3)
1046 #define PIO_PPDER_P4 (0x1u << 4)
1047 #define PIO_PPDER_P5 (0x1u << 5)
1048 #define PIO_PPDER_P6 (0x1u << 6)
1049 #define PIO_PPDER_P7 (0x1u << 7)
1050 #define PIO_PPDER_P8 (0x1u << 8)
1051 #define PIO_PPDER_P9 (0x1u << 9)
1052 #define PIO_PPDER_P10 (0x1u << 10)
1053 #define PIO_PPDER_P11 (0x1u << 11)
1054 #define PIO_PPDER_P12 (0x1u << 12)
1055 #define PIO_PPDER_P13 (0x1u << 13)
1056 #define PIO_PPDER_P14 (0x1u << 14)
1057 #define PIO_PPDER_P15 (0x1u << 15)
1058 #define PIO_PPDER_P16 (0x1u << 16)
1059 #define PIO_PPDER_P17 (0x1u << 17)
1060 #define PIO_PPDER_P18 (0x1u << 18)
1061 #define PIO_PPDER_P19 (0x1u << 19)
1062 #define PIO_PPDER_P20 (0x1u << 20)
1063 #define PIO_PPDER_P21 (0x1u << 21)
1064 #define PIO_PPDER_P22 (0x1u << 22)
1065 #define PIO_PPDER_P23 (0x1u << 23)
1066 #define PIO_PPDER_P24 (0x1u << 24)
1067 #define PIO_PPDER_P25 (0x1u << 25)
1068 #define PIO_PPDER_P26 (0x1u << 26)
1069 #define PIO_PPDER_P27 (0x1u << 27)
1070 #define PIO_PPDER_P28 (0x1u << 28)
1071 #define PIO_PPDER_P29 (0x1u << 29)
1072 #define PIO_PPDER_P30 (0x1u << 30)
1073 #define PIO_PPDER_P31 (0x1u << 31)
1074 /* -------- PIO_PPDSR : (PIO Offset: 0x0098) Pad Pull-down Status Register -------- */
1075 #define PIO_PPDSR_P0 (0x1u << 0)
1076 #define PIO_PPDSR_P1 (0x1u << 1)
1077 #define PIO_PPDSR_P2 (0x1u << 2)
1078 #define PIO_PPDSR_P3 (0x1u << 3)
1079 #define PIO_PPDSR_P4 (0x1u << 4)
1080 #define PIO_PPDSR_P5 (0x1u << 5)
1081 #define PIO_PPDSR_P6 (0x1u << 6)
1082 #define PIO_PPDSR_P7 (0x1u << 7)
1083 #define PIO_PPDSR_P8 (0x1u << 8)
1084 #define PIO_PPDSR_P9 (0x1u << 9)
1085 #define PIO_PPDSR_P10 (0x1u << 10)
1086 #define PIO_PPDSR_P11 (0x1u << 11)
1087 #define PIO_PPDSR_P12 (0x1u << 12)
1088 #define PIO_PPDSR_P13 (0x1u << 13)
1089 #define PIO_PPDSR_P14 (0x1u << 14)
1090 #define PIO_PPDSR_P15 (0x1u << 15)
1091 #define PIO_PPDSR_P16 (0x1u << 16)
1092 #define PIO_PPDSR_P17 (0x1u << 17)
1093 #define PIO_PPDSR_P18 (0x1u << 18)
1094 #define PIO_PPDSR_P19 (0x1u << 19)
1095 #define PIO_PPDSR_P20 (0x1u << 20)
1096 #define PIO_PPDSR_P21 (0x1u << 21)
1097 #define PIO_PPDSR_P22 (0x1u << 22)
1098 #define PIO_PPDSR_P23 (0x1u << 23)
1099 #define PIO_PPDSR_P24 (0x1u << 24)
1100 #define PIO_PPDSR_P25 (0x1u << 25)
1101 #define PIO_PPDSR_P26 (0x1u << 26)
1102 #define PIO_PPDSR_P27 (0x1u << 27)
1103 #define PIO_PPDSR_P28 (0x1u << 28)
1104 #define PIO_PPDSR_P29 (0x1u << 29)
1105 #define PIO_PPDSR_P30 (0x1u << 30)
1106 #define PIO_PPDSR_P31 (0x1u << 31)
1107 /* -------- PIO_OWER : (PIO Offset: 0x00A0) Output Write Enable -------- */
1108 #define PIO_OWER_P0 (0x1u << 0)
1109 #define PIO_OWER_P1 (0x1u << 1)
1110 #define PIO_OWER_P2 (0x1u << 2)
1111 #define PIO_OWER_P3 (0x1u << 3)
1112 #define PIO_OWER_P4 (0x1u << 4)
1113 #define PIO_OWER_P5 (0x1u << 5)
1114 #define PIO_OWER_P6 (0x1u << 6)
1115 #define PIO_OWER_P7 (0x1u << 7)
1116 #define PIO_OWER_P8 (0x1u << 8)
1117 #define PIO_OWER_P9 (0x1u << 9)
1118 #define PIO_OWER_P10 (0x1u << 10)
1119 #define PIO_OWER_P11 (0x1u << 11)
1120 #define PIO_OWER_P12 (0x1u << 12)
1121 #define PIO_OWER_P13 (0x1u << 13)
1122 #define PIO_OWER_P14 (0x1u << 14)
1123 #define PIO_OWER_P15 (0x1u << 15)
1124 #define PIO_OWER_P16 (0x1u << 16)
1125 #define PIO_OWER_P17 (0x1u << 17)
1126 #define PIO_OWER_P18 (0x1u << 18)
1127 #define PIO_OWER_P19 (0x1u << 19)
1128 #define PIO_OWER_P20 (0x1u << 20)
1129 #define PIO_OWER_P21 (0x1u << 21)
1130 #define PIO_OWER_P22 (0x1u << 22)
1131 #define PIO_OWER_P23 (0x1u << 23)
1132 #define PIO_OWER_P24 (0x1u << 24)
1133 #define PIO_OWER_P25 (0x1u << 25)
1134 #define PIO_OWER_P26 (0x1u << 26)
1135 #define PIO_OWER_P27 (0x1u << 27)
1136 #define PIO_OWER_P28 (0x1u << 28)
1137 #define PIO_OWER_P29 (0x1u << 29)
1138 #define PIO_OWER_P30 (0x1u << 30)
1139 #define PIO_OWER_P31 (0x1u << 31)
1140 /* -------- PIO_OWDR : (PIO Offset: 0x00A4) Output Write Disable -------- */
1141 #define PIO_OWDR_P0 (0x1u << 0)
1142 #define PIO_OWDR_P1 (0x1u << 1)
1143 #define PIO_OWDR_P2 (0x1u << 2)
1144 #define PIO_OWDR_P3 (0x1u << 3)
1145 #define PIO_OWDR_P4 (0x1u << 4)
1146 #define PIO_OWDR_P5 (0x1u << 5)
1147 #define PIO_OWDR_P6 (0x1u << 6)
1148 #define PIO_OWDR_P7 (0x1u << 7)
1149 #define PIO_OWDR_P8 (0x1u << 8)
1150 #define PIO_OWDR_P9 (0x1u << 9)
1151 #define PIO_OWDR_P10 (0x1u << 10)
1152 #define PIO_OWDR_P11 (0x1u << 11)
1153 #define PIO_OWDR_P12 (0x1u << 12)
1154 #define PIO_OWDR_P13 (0x1u << 13)
1155 #define PIO_OWDR_P14 (0x1u << 14)
1156 #define PIO_OWDR_P15 (0x1u << 15)
1157 #define PIO_OWDR_P16 (0x1u << 16)
1158 #define PIO_OWDR_P17 (0x1u << 17)
1159 #define PIO_OWDR_P18 (0x1u << 18)
1160 #define PIO_OWDR_P19 (0x1u << 19)
1161 #define PIO_OWDR_P20 (0x1u << 20)
1162 #define PIO_OWDR_P21 (0x1u << 21)
1163 #define PIO_OWDR_P22 (0x1u << 22)
1164 #define PIO_OWDR_P23 (0x1u << 23)
1165 #define PIO_OWDR_P24 (0x1u << 24)
1166 #define PIO_OWDR_P25 (0x1u << 25)
1167 #define PIO_OWDR_P26 (0x1u << 26)
1168 #define PIO_OWDR_P27 (0x1u << 27)
1169 #define PIO_OWDR_P28 (0x1u << 28)
1170 #define PIO_OWDR_P29 (0x1u << 29)
1171 #define PIO_OWDR_P30 (0x1u << 30)
1172 #define PIO_OWDR_P31 (0x1u << 31)
1173 /* -------- PIO_OWSR : (PIO Offset: 0x00A8) Output Write Status Register -------- */
1174 #define PIO_OWSR_P0 (0x1u << 0)
1175 #define PIO_OWSR_P1 (0x1u << 1)
1176 #define PIO_OWSR_P2 (0x1u << 2)
1177 #define PIO_OWSR_P3 (0x1u << 3)
1178 #define PIO_OWSR_P4 (0x1u << 4)
1179 #define PIO_OWSR_P5 (0x1u << 5)
1180 #define PIO_OWSR_P6 (0x1u << 6)
1181 #define PIO_OWSR_P7 (0x1u << 7)
1182 #define PIO_OWSR_P8 (0x1u << 8)
1183 #define PIO_OWSR_P9 (0x1u << 9)
1184 #define PIO_OWSR_P10 (0x1u << 10)
1185 #define PIO_OWSR_P11 (0x1u << 11)
1186 #define PIO_OWSR_P12 (0x1u << 12)
1187 #define PIO_OWSR_P13 (0x1u << 13)
1188 #define PIO_OWSR_P14 (0x1u << 14)
1189 #define PIO_OWSR_P15 (0x1u << 15)
1190 #define PIO_OWSR_P16 (0x1u << 16)
1191 #define PIO_OWSR_P17 (0x1u << 17)
1192 #define PIO_OWSR_P18 (0x1u << 18)
1193 #define PIO_OWSR_P19 (0x1u << 19)
1194 #define PIO_OWSR_P20 (0x1u << 20)
1195 #define PIO_OWSR_P21 (0x1u << 21)
1196 #define PIO_OWSR_P22 (0x1u << 22)
1197 #define PIO_OWSR_P23 (0x1u << 23)
1198 #define PIO_OWSR_P24 (0x1u << 24)
1199 #define PIO_OWSR_P25 (0x1u << 25)
1200 #define PIO_OWSR_P26 (0x1u << 26)
1201 #define PIO_OWSR_P27 (0x1u << 27)
1202 #define PIO_OWSR_P28 (0x1u << 28)
1203 #define PIO_OWSR_P29 (0x1u << 29)
1204 #define PIO_OWSR_P30 (0x1u << 30)
1205 #define PIO_OWSR_P31 (0x1u << 31)
1206 /* -------- PIO_AIMER : (PIO Offset: 0x00B0) Additional Interrupt Modes Enable Register -------- */
1207 #define PIO_AIMER_P0 (0x1u << 0)
1208 #define PIO_AIMER_P1 (0x1u << 1)
1209 #define PIO_AIMER_P2 (0x1u << 2)
1210 #define PIO_AIMER_P3 (0x1u << 3)
1211 #define PIO_AIMER_P4 (0x1u << 4)
1212 #define PIO_AIMER_P5 (0x1u << 5)
1213 #define PIO_AIMER_P6 (0x1u << 6)
1214 #define PIO_AIMER_P7 (0x1u << 7)
1215 #define PIO_AIMER_P8 (0x1u << 8)
1216 #define PIO_AIMER_P9 (0x1u << 9)
1217 #define PIO_AIMER_P10 (0x1u << 10)
1218 #define PIO_AIMER_P11 (0x1u << 11)
1219 #define PIO_AIMER_P12 (0x1u << 12)
1220 #define PIO_AIMER_P13 (0x1u << 13)
1221 #define PIO_AIMER_P14 (0x1u << 14)
1222 #define PIO_AIMER_P15 (0x1u << 15)
1223 #define PIO_AIMER_P16 (0x1u << 16)
1224 #define PIO_AIMER_P17 (0x1u << 17)
1225 #define PIO_AIMER_P18 (0x1u << 18)
1226 #define PIO_AIMER_P19 (0x1u << 19)
1227 #define PIO_AIMER_P20 (0x1u << 20)
1228 #define PIO_AIMER_P21 (0x1u << 21)
1229 #define PIO_AIMER_P22 (0x1u << 22)
1230 #define PIO_AIMER_P23 (0x1u << 23)
1231 #define PIO_AIMER_P24 (0x1u << 24)
1232 #define PIO_AIMER_P25 (0x1u << 25)
1233 #define PIO_AIMER_P26 (0x1u << 26)
1234 #define PIO_AIMER_P27 (0x1u << 27)
1235 #define PIO_AIMER_P28 (0x1u << 28)
1236 #define PIO_AIMER_P29 (0x1u << 29)
1237 #define PIO_AIMER_P30 (0x1u << 30)
1238 #define PIO_AIMER_P31 (0x1u << 31)
1239 /* -------- PIO_AIMDR : (PIO Offset: 0x00B4) Additional Interrupt Modes Disable Register -------- */
1240 #define PIO_AIMDR_P0 (0x1u << 0)
1241 #define PIO_AIMDR_P1 (0x1u << 1)
1242 #define PIO_AIMDR_P2 (0x1u << 2)
1243 #define PIO_AIMDR_P3 (0x1u << 3)
1244 #define PIO_AIMDR_P4 (0x1u << 4)
1245 #define PIO_AIMDR_P5 (0x1u << 5)
1246 #define PIO_AIMDR_P6 (0x1u << 6)
1247 #define PIO_AIMDR_P7 (0x1u << 7)
1248 #define PIO_AIMDR_P8 (0x1u << 8)
1249 #define PIO_AIMDR_P9 (0x1u << 9)
1250 #define PIO_AIMDR_P10 (0x1u << 10)
1251 #define PIO_AIMDR_P11 (0x1u << 11)
1252 #define PIO_AIMDR_P12 (0x1u << 12)
1253 #define PIO_AIMDR_P13 (0x1u << 13)
1254 #define PIO_AIMDR_P14 (0x1u << 14)
1255 #define PIO_AIMDR_P15 (0x1u << 15)
1256 #define PIO_AIMDR_P16 (0x1u << 16)
1257 #define PIO_AIMDR_P17 (0x1u << 17)
1258 #define PIO_AIMDR_P18 (0x1u << 18)
1259 #define PIO_AIMDR_P19 (0x1u << 19)
1260 #define PIO_AIMDR_P20 (0x1u << 20)
1261 #define PIO_AIMDR_P21 (0x1u << 21)
1262 #define PIO_AIMDR_P22 (0x1u << 22)
1263 #define PIO_AIMDR_P23 (0x1u << 23)
1264 #define PIO_AIMDR_P24 (0x1u << 24)
1265 #define PIO_AIMDR_P25 (0x1u << 25)
1266 #define PIO_AIMDR_P26 (0x1u << 26)
1267 #define PIO_AIMDR_P27 (0x1u << 27)
1268 #define PIO_AIMDR_P28 (0x1u << 28)
1269 #define PIO_AIMDR_P29 (0x1u << 29)
1270 #define PIO_AIMDR_P30 (0x1u << 30)
1271 #define PIO_AIMDR_P31 (0x1u << 31)
1272 /* -------- PIO_AIMMR : (PIO Offset: 0x00B8) Additional Interrupt Modes Mask Register -------- */
1273 #define PIO_AIMMR_P0 (0x1u << 0)
1274 #define PIO_AIMMR_P1 (0x1u << 1)
1275 #define PIO_AIMMR_P2 (0x1u << 2)
1276 #define PIO_AIMMR_P3 (0x1u << 3)
1277 #define PIO_AIMMR_P4 (0x1u << 4)
1278 #define PIO_AIMMR_P5 (0x1u << 5)
1279 #define PIO_AIMMR_P6 (0x1u << 6)
1280 #define PIO_AIMMR_P7 (0x1u << 7)
1281 #define PIO_AIMMR_P8 (0x1u << 8)
1282 #define PIO_AIMMR_P9 (0x1u << 9)
1283 #define PIO_AIMMR_P10 (0x1u << 10)
1284 #define PIO_AIMMR_P11 (0x1u << 11)
1285 #define PIO_AIMMR_P12 (0x1u << 12)
1286 #define PIO_AIMMR_P13 (0x1u << 13)
1287 #define PIO_AIMMR_P14 (0x1u << 14)
1288 #define PIO_AIMMR_P15 (0x1u << 15)
1289 #define PIO_AIMMR_P16 (0x1u << 16)
1290 #define PIO_AIMMR_P17 (0x1u << 17)
1291 #define PIO_AIMMR_P18 (0x1u << 18)
1292 #define PIO_AIMMR_P19 (0x1u << 19)
1293 #define PIO_AIMMR_P20 (0x1u << 20)
1294 #define PIO_AIMMR_P21 (0x1u << 21)
1295 #define PIO_AIMMR_P22 (0x1u << 22)
1296 #define PIO_AIMMR_P23 (0x1u << 23)
1297 #define PIO_AIMMR_P24 (0x1u << 24)
1298 #define PIO_AIMMR_P25 (0x1u << 25)
1299 #define PIO_AIMMR_P26 (0x1u << 26)
1300 #define PIO_AIMMR_P27 (0x1u << 27)
1301 #define PIO_AIMMR_P28 (0x1u << 28)
1302 #define PIO_AIMMR_P29 (0x1u << 29)
1303 #define PIO_AIMMR_P30 (0x1u << 30)
1304 #define PIO_AIMMR_P31 (0x1u << 31)
1305 /* -------- PIO_ESR : (PIO Offset: 0x00C0) Edge Select Register -------- */
1306 #define PIO_ESR_P0 (0x1u << 0)
1307 #define PIO_ESR_P1 (0x1u << 1)
1308 #define PIO_ESR_P2 (0x1u << 2)
1309 #define PIO_ESR_P3 (0x1u << 3)
1310 #define PIO_ESR_P4 (0x1u << 4)
1311 #define PIO_ESR_P5 (0x1u << 5)
1312 #define PIO_ESR_P6 (0x1u << 6)
1313 #define PIO_ESR_P7 (0x1u << 7)
1314 #define PIO_ESR_P8 (0x1u << 8)
1315 #define PIO_ESR_P9 (0x1u << 9)
1316 #define PIO_ESR_P10 (0x1u << 10)
1317 #define PIO_ESR_P11 (0x1u << 11)
1318 #define PIO_ESR_P12 (0x1u << 12)
1319 #define PIO_ESR_P13 (0x1u << 13)
1320 #define PIO_ESR_P14 (0x1u << 14)
1321 #define PIO_ESR_P15 (0x1u << 15)
1322 #define PIO_ESR_P16 (0x1u << 16)
1323 #define PIO_ESR_P17 (0x1u << 17)
1324 #define PIO_ESR_P18 (0x1u << 18)
1325 #define PIO_ESR_P19 (0x1u << 19)
1326 #define PIO_ESR_P20 (0x1u << 20)
1327 #define PIO_ESR_P21 (0x1u << 21)
1328 #define PIO_ESR_P22 (0x1u << 22)
1329 #define PIO_ESR_P23 (0x1u << 23)
1330 #define PIO_ESR_P24 (0x1u << 24)
1331 #define PIO_ESR_P25 (0x1u << 25)
1332 #define PIO_ESR_P26 (0x1u << 26)
1333 #define PIO_ESR_P27 (0x1u << 27)
1334 #define PIO_ESR_P28 (0x1u << 28)
1335 #define PIO_ESR_P29 (0x1u << 29)
1336 #define PIO_ESR_P30 (0x1u << 30)
1337 #define PIO_ESR_P31 (0x1u << 31)
1338 /* -------- PIO_LSR : (PIO Offset: 0x00C4) Level Select Register -------- */
1339 #define PIO_LSR_P0 (0x1u << 0)
1340 #define PIO_LSR_P1 (0x1u << 1)
1341 #define PIO_LSR_P2 (0x1u << 2)
1342 #define PIO_LSR_P3 (0x1u << 3)
1343 #define PIO_LSR_P4 (0x1u << 4)
1344 #define PIO_LSR_P5 (0x1u << 5)
1345 #define PIO_LSR_P6 (0x1u << 6)
1346 #define PIO_LSR_P7 (0x1u << 7)
1347 #define PIO_LSR_P8 (0x1u << 8)
1348 #define PIO_LSR_P9 (0x1u << 9)
1349 #define PIO_LSR_P10 (0x1u << 10)
1350 #define PIO_LSR_P11 (0x1u << 11)
1351 #define PIO_LSR_P12 (0x1u << 12)
1352 #define PIO_LSR_P13 (0x1u << 13)
1353 #define PIO_LSR_P14 (0x1u << 14)
1354 #define PIO_LSR_P15 (0x1u << 15)
1355 #define PIO_LSR_P16 (0x1u << 16)
1356 #define PIO_LSR_P17 (0x1u << 17)
1357 #define PIO_LSR_P18 (0x1u << 18)
1358 #define PIO_LSR_P19 (0x1u << 19)
1359 #define PIO_LSR_P20 (0x1u << 20)
1360 #define PIO_LSR_P21 (0x1u << 21)
1361 #define PIO_LSR_P22 (0x1u << 22)
1362 #define PIO_LSR_P23 (0x1u << 23)
1363 #define PIO_LSR_P24 (0x1u << 24)
1364 #define PIO_LSR_P25 (0x1u << 25)
1365 #define PIO_LSR_P26 (0x1u << 26)
1366 #define PIO_LSR_P27 (0x1u << 27)
1367 #define PIO_LSR_P28 (0x1u << 28)
1368 #define PIO_LSR_P29 (0x1u << 29)
1369 #define PIO_LSR_P30 (0x1u << 30)
1370 #define PIO_LSR_P31 (0x1u << 31)
1371 /* -------- PIO_ELSR : (PIO Offset: 0x00C8) Edge/Level Status Register -------- */
1372 #define PIO_ELSR_P0 (0x1u << 0)
1373 #define PIO_ELSR_P1 (0x1u << 1)
1374 #define PIO_ELSR_P2 (0x1u << 2)
1375 #define PIO_ELSR_P3 (0x1u << 3)
1376 #define PIO_ELSR_P4 (0x1u << 4)
1377 #define PIO_ELSR_P5 (0x1u << 5)
1378 #define PIO_ELSR_P6 (0x1u << 6)
1379 #define PIO_ELSR_P7 (0x1u << 7)
1380 #define PIO_ELSR_P8 (0x1u << 8)
1381 #define PIO_ELSR_P9 (0x1u << 9)
1382 #define PIO_ELSR_P10 (0x1u << 10)
1383 #define PIO_ELSR_P11 (0x1u << 11)
1384 #define PIO_ELSR_P12 (0x1u << 12)
1385 #define PIO_ELSR_P13 (0x1u << 13)
1386 #define PIO_ELSR_P14 (0x1u << 14)
1387 #define PIO_ELSR_P15 (0x1u << 15)
1388 #define PIO_ELSR_P16 (0x1u << 16)
1389 #define PIO_ELSR_P17 (0x1u << 17)
1390 #define PIO_ELSR_P18 (0x1u << 18)
1391 #define PIO_ELSR_P19 (0x1u << 19)
1392 #define PIO_ELSR_P20 (0x1u << 20)
1393 #define PIO_ELSR_P21 (0x1u << 21)
1394 #define PIO_ELSR_P22 (0x1u << 22)
1395 #define PIO_ELSR_P23 (0x1u << 23)
1396 #define PIO_ELSR_P24 (0x1u << 24)
1397 #define PIO_ELSR_P25 (0x1u << 25)
1398 #define PIO_ELSR_P26 (0x1u << 26)
1399 #define PIO_ELSR_P27 (0x1u << 27)
1400 #define PIO_ELSR_P28 (0x1u << 28)
1401 #define PIO_ELSR_P29 (0x1u << 29)
1402 #define PIO_ELSR_P30 (0x1u << 30)
1403 #define PIO_ELSR_P31 (0x1u << 31)
1404 /* -------- PIO_FELLSR : (PIO Offset: 0x00D0) Falling Edge/Low-Level Select Register -------- */
1405 #define PIO_FELLSR_P0 (0x1u << 0)
1406 #define PIO_FELLSR_P1 (0x1u << 1)
1407 #define PIO_FELLSR_P2 (0x1u << 2)
1408 #define PIO_FELLSR_P3 (0x1u << 3)
1409 #define PIO_FELLSR_P4 (0x1u << 4)
1410 #define PIO_FELLSR_P5 (0x1u << 5)
1411 #define PIO_FELLSR_P6 (0x1u << 6)
1412 #define PIO_FELLSR_P7 (0x1u << 7)
1413 #define PIO_FELLSR_P8 (0x1u << 8)
1414 #define PIO_FELLSR_P9 (0x1u << 9)
1415 #define PIO_FELLSR_P10 (0x1u << 10)
1416 #define PIO_FELLSR_P11 (0x1u << 11)
1417 #define PIO_FELLSR_P12 (0x1u << 12)
1418 #define PIO_FELLSR_P13 (0x1u << 13)
1419 #define PIO_FELLSR_P14 (0x1u << 14)
1420 #define PIO_FELLSR_P15 (0x1u << 15)
1421 #define PIO_FELLSR_P16 (0x1u << 16)
1422 #define PIO_FELLSR_P17 (0x1u << 17)
1423 #define PIO_FELLSR_P18 (0x1u << 18)
1424 #define PIO_FELLSR_P19 (0x1u << 19)
1425 #define PIO_FELLSR_P20 (0x1u << 20)
1426 #define PIO_FELLSR_P21 (0x1u << 21)
1427 #define PIO_FELLSR_P22 (0x1u << 22)
1428 #define PIO_FELLSR_P23 (0x1u << 23)
1429 #define PIO_FELLSR_P24 (0x1u << 24)
1430 #define PIO_FELLSR_P25 (0x1u << 25)
1431 #define PIO_FELLSR_P26 (0x1u << 26)
1432 #define PIO_FELLSR_P27 (0x1u << 27)
1433 #define PIO_FELLSR_P28 (0x1u << 28)
1434 #define PIO_FELLSR_P29 (0x1u << 29)
1435 #define PIO_FELLSR_P30 (0x1u << 30)
1436 #define PIO_FELLSR_P31 (0x1u << 31)
1437 /* -------- PIO_REHLSR : (PIO Offset: 0x00D4) Rising Edge/High-Level Select Register -------- */
1438 #define PIO_REHLSR_P0 (0x1u << 0)
1439 #define PIO_REHLSR_P1 (0x1u << 1)
1440 #define PIO_REHLSR_P2 (0x1u << 2)
1441 #define PIO_REHLSR_P3 (0x1u << 3)
1442 #define PIO_REHLSR_P4 (0x1u << 4)
1443 #define PIO_REHLSR_P5 (0x1u << 5)
1444 #define PIO_REHLSR_P6 (0x1u << 6)
1445 #define PIO_REHLSR_P7 (0x1u << 7)
1446 #define PIO_REHLSR_P8 (0x1u << 8)
1447 #define PIO_REHLSR_P9 (0x1u << 9)
1448 #define PIO_REHLSR_P10 (0x1u << 10)
1449 #define PIO_REHLSR_P11 (0x1u << 11)
1450 #define PIO_REHLSR_P12 (0x1u << 12)
1451 #define PIO_REHLSR_P13 (0x1u << 13)
1452 #define PIO_REHLSR_P14 (0x1u << 14)
1453 #define PIO_REHLSR_P15 (0x1u << 15)
1454 #define PIO_REHLSR_P16 (0x1u << 16)
1455 #define PIO_REHLSR_P17 (0x1u << 17)
1456 #define PIO_REHLSR_P18 (0x1u << 18)
1457 #define PIO_REHLSR_P19 (0x1u << 19)
1458 #define PIO_REHLSR_P20 (0x1u << 20)
1459 #define PIO_REHLSR_P21 (0x1u << 21)
1460 #define PIO_REHLSR_P22 (0x1u << 22)
1461 #define PIO_REHLSR_P23 (0x1u << 23)
1462 #define PIO_REHLSR_P24 (0x1u << 24)
1463 #define PIO_REHLSR_P25 (0x1u << 25)
1464 #define PIO_REHLSR_P26 (0x1u << 26)
1465 #define PIO_REHLSR_P27 (0x1u << 27)
1466 #define PIO_REHLSR_P28 (0x1u << 28)
1467 #define PIO_REHLSR_P29 (0x1u << 29)
1468 #define PIO_REHLSR_P30 (0x1u << 30)
1469 #define PIO_REHLSR_P31 (0x1u << 31)
1470 /* -------- PIO_FRLHSR : (PIO Offset: 0x00D8) Fall/Rise - Low/High Status Register -------- */
1471 #define PIO_FRLHSR_P0 (0x1u << 0)
1472 #define PIO_FRLHSR_P1 (0x1u << 1)
1473 #define PIO_FRLHSR_P2 (0x1u << 2)
1474 #define PIO_FRLHSR_P3 (0x1u << 3)
1475 #define PIO_FRLHSR_P4 (0x1u << 4)
1476 #define PIO_FRLHSR_P5 (0x1u << 5)
1477 #define PIO_FRLHSR_P6 (0x1u << 6)
1478 #define PIO_FRLHSR_P7 (0x1u << 7)
1479 #define PIO_FRLHSR_P8 (0x1u << 8)
1480 #define PIO_FRLHSR_P9 (0x1u << 9)
1481 #define PIO_FRLHSR_P10 (0x1u << 10)
1482 #define PIO_FRLHSR_P11 (0x1u << 11)
1483 #define PIO_FRLHSR_P12 (0x1u << 12)
1484 #define PIO_FRLHSR_P13 (0x1u << 13)
1485 #define PIO_FRLHSR_P14 (0x1u << 14)
1486 #define PIO_FRLHSR_P15 (0x1u << 15)
1487 #define PIO_FRLHSR_P16 (0x1u << 16)
1488 #define PIO_FRLHSR_P17 (0x1u << 17)
1489 #define PIO_FRLHSR_P18 (0x1u << 18)
1490 #define PIO_FRLHSR_P19 (0x1u << 19)
1491 #define PIO_FRLHSR_P20 (0x1u << 20)
1492 #define PIO_FRLHSR_P21 (0x1u << 21)
1493 #define PIO_FRLHSR_P22 (0x1u << 22)
1494 #define PIO_FRLHSR_P23 (0x1u << 23)
1495 #define PIO_FRLHSR_P24 (0x1u << 24)
1496 #define PIO_FRLHSR_P25 (0x1u << 25)
1497 #define PIO_FRLHSR_P26 (0x1u << 26)
1498 #define PIO_FRLHSR_P27 (0x1u << 27)
1499 #define PIO_FRLHSR_P28 (0x1u << 28)
1500 #define PIO_FRLHSR_P29 (0x1u << 29)
1501 #define PIO_FRLHSR_P30 (0x1u << 30)
1502 #define PIO_FRLHSR_P31 (0x1u << 31)
1503 /* -------- PIO_LOCKSR : (PIO Offset: 0x00E0) Lock Status -------- */
1504 #define PIO_LOCKSR_P0 (0x1u << 0)
1505 #define PIO_LOCKSR_P1 (0x1u << 1)
1506 #define PIO_LOCKSR_P2 (0x1u << 2)
1507 #define PIO_LOCKSR_P3 (0x1u << 3)
1508 #define PIO_LOCKSR_P4 (0x1u << 4)
1509 #define PIO_LOCKSR_P5 (0x1u << 5)
1510 #define PIO_LOCKSR_P6 (0x1u << 6)
1511 #define PIO_LOCKSR_P7 (0x1u << 7)
1512 #define PIO_LOCKSR_P8 (0x1u << 8)
1513 #define PIO_LOCKSR_P9 (0x1u << 9)
1514 #define PIO_LOCKSR_P10 (0x1u << 10)
1515 #define PIO_LOCKSR_P11 (0x1u << 11)
1516 #define PIO_LOCKSR_P12 (0x1u << 12)
1517 #define PIO_LOCKSR_P13 (0x1u << 13)
1518 #define PIO_LOCKSR_P14 (0x1u << 14)
1519 #define PIO_LOCKSR_P15 (0x1u << 15)
1520 #define PIO_LOCKSR_P16 (0x1u << 16)
1521 #define PIO_LOCKSR_P17 (0x1u << 17)
1522 #define PIO_LOCKSR_P18 (0x1u << 18)
1523 #define PIO_LOCKSR_P19 (0x1u << 19)
1524 #define PIO_LOCKSR_P20 (0x1u << 20)
1525 #define PIO_LOCKSR_P21 (0x1u << 21)
1526 #define PIO_LOCKSR_P22 (0x1u << 22)
1527 #define PIO_LOCKSR_P23 (0x1u << 23)
1528 #define PIO_LOCKSR_P24 (0x1u << 24)
1529 #define PIO_LOCKSR_P25 (0x1u << 25)
1530 #define PIO_LOCKSR_P26 (0x1u << 26)
1531 #define PIO_LOCKSR_P27 (0x1u << 27)
1532 #define PIO_LOCKSR_P28 (0x1u << 28)
1533 #define PIO_LOCKSR_P29 (0x1u << 29)
1534 #define PIO_LOCKSR_P30 (0x1u << 30)
1535 #define PIO_LOCKSR_P31 (0x1u << 31)
1536 /* -------- PIO_WPMR : (PIO Offset: 0x00E4) Write Protection Mode Register -------- */
1537 #define PIO_WPMR_WPEN (0x1u << 0)
1538 #define PIO_WPMR_WPKEY_Pos 8
1539 #define PIO_WPMR_WPKEY_Msk (0xffffffu << PIO_WPMR_WPKEY_Pos)
1540 #define PIO_WPMR_WPKEY(value) ((PIO_WPMR_WPKEY_Msk & ((value) << PIO_WPMR_WPKEY_Pos)))
1541 #define PIO_WPMR_WPKEY_PASSWD (0x50494Fu << 8)
1542 /* -------- PIO_WPSR : (PIO Offset: 0x00E8) Write Protection Status Register -------- */
1543 #define PIO_WPSR_WPVS (0x1u << 0)
1544 #define PIO_WPSR_WPVSRC_Pos 8
1545 #define PIO_WPSR_WPVSRC_Msk (0xffffu << PIO_WPSR_WPVSRC_Pos)
1546 /* -------- PIO_VERSION : (PIO Offset: 0x00FC) Version Register -------- */
1547 #define PIO_VERSION_VERSION_Pos 0
1548 #define PIO_VERSION_VERSION_Msk (0xfffu << PIO_VERSION_VERSION_Pos)
1549 #define PIO_VERSION_MFN_Pos 16
1550 #define PIO_VERSION_MFN_Msk (0x7u << PIO_VERSION_MFN_Pos)
1551 /* -------- PIO_SCHMITT : (PIO Offset: 0x0100) Schmitt Trigger Register -------- */
1552 #define PIO_SCHMITT_SCHMITT0 (0x1u << 0)
1553 #define PIO_SCHMITT_SCHMITT1 (0x1u << 1)
1554 #define PIO_SCHMITT_SCHMITT2 (0x1u << 2)
1555 #define PIO_SCHMITT_SCHMITT3 (0x1u << 3)
1556 #define PIO_SCHMITT_SCHMITT4 (0x1u << 4)
1557 #define PIO_SCHMITT_SCHMITT5 (0x1u << 5)
1558 #define PIO_SCHMITT_SCHMITT6 (0x1u << 6)
1559 #define PIO_SCHMITT_SCHMITT7 (0x1u << 7)
1560 #define PIO_SCHMITT_SCHMITT8 (0x1u << 8)
1561 #define PIO_SCHMITT_SCHMITT9 (0x1u << 9)
1562 #define PIO_SCHMITT_SCHMITT10 (0x1u << 10)
1563 #define PIO_SCHMITT_SCHMITT11 (0x1u << 11)
1564 #define PIO_SCHMITT_SCHMITT12 (0x1u << 12)
1565 #define PIO_SCHMITT_SCHMITT13 (0x1u << 13)
1566 #define PIO_SCHMITT_SCHMITT14 (0x1u << 14)
1567 #define PIO_SCHMITT_SCHMITT15 (0x1u << 15)
1568 #define PIO_SCHMITT_SCHMITT16 (0x1u << 16)
1569 #define PIO_SCHMITT_SCHMITT17 (0x1u << 17)
1570 #define PIO_SCHMITT_SCHMITT18 (0x1u << 18)
1571 #define PIO_SCHMITT_SCHMITT19 (0x1u << 19)
1572 #define PIO_SCHMITT_SCHMITT20 (0x1u << 20)
1573 #define PIO_SCHMITT_SCHMITT21 (0x1u << 21)
1574 #define PIO_SCHMITT_SCHMITT22 (0x1u << 22)
1575 #define PIO_SCHMITT_SCHMITT23 (0x1u << 23)
1576 #define PIO_SCHMITT_SCHMITT24 (0x1u << 24)
1577 #define PIO_SCHMITT_SCHMITT25 (0x1u << 25)
1578 #define PIO_SCHMITT_SCHMITT26 (0x1u << 26)
1579 #define PIO_SCHMITT_SCHMITT27 (0x1u << 27)
1580 #define PIO_SCHMITT_SCHMITT28 (0x1u << 28)
1581 #define PIO_SCHMITT_SCHMITT29 (0x1u << 29)
1582 #define PIO_SCHMITT_SCHMITT30 (0x1u << 30)
1583 #define PIO_SCHMITT_SCHMITT31 (0x1u << 31)
1584 /* -------- PIO_DRIVER : (PIO Offset: 0x0118) I/O Drive Register -------- */
1585 #define PIO_DRIVER_LINE0 (0x1u << 0)
1586 #define PIO_DRIVER_LINE0_LOW_DRIVE (0x0u << 0)
1587 #define PIO_DRIVER_LINE0_HIGH_DRIVE (0x1u << 0)
1588 #define PIO_DRIVER_LINE1 (0x1u << 1)
1589 #define PIO_DRIVER_LINE1_LOW_DRIVE (0x0u << 1)
1590 #define PIO_DRIVER_LINE1_HIGH_DRIVE (0x1u << 1)
1591 #define PIO_DRIVER_LINE2 (0x1u << 2)
1592 #define PIO_DRIVER_LINE2_LOW_DRIVE (0x0u << 2)
1593 #define PIO_DRIVER_LINE2_HIGH_DRIVE (0x1u << 2)
1594 #define PIO_DRIVER_LINE3 (0x1u << 3)
1595 #define PIO_DRIVER_LINE3_LOW_DRIVE (0x0u << 3)
1596 #define PIO_DRIVER_LINE3_HIGH_DRIVE (0x1u << 3)
1597 #define PIO_DRIVER_LINE4 (0x1u << 4)
1598 #define PIO_DRIVER_LINE4_LOW_DRIVE (0x0u << 4)
1599 #define PIO_DRIVER_LINE4_HIGH_DRIVE (0x1u << 4)
1600 #define PIO_DRIVER_LINE5 (0x1u << 5)
1601 #define PIO_DRIVER_LINE5_LOW_DRIVE (0x0u << 5)
1602 #define PIO_DRIVER_LINE5_HIGH_DRIVE (0x1u << 5)
1603 #define PIO_DRIVER_LINE6 (0x1u << 6)
1604 #define PIO_DRIVER_LINE6_LOW_DRIVE (0x0u << 6)
1605 #define PIO_DRIVER_LINE6_HIGH_DRIVE (0x1u << 6)
1606 #define PIO_DRIVER_LINE7 (0x1u << 7)
1607 #define PIO_DRIVER_LINE7_LOW_DRIVE (0x0u << 7)
1608 #define PIO_DRIVER_LINE7_HIGH_DRIVE (0x1u << 7)
1609 #define PIO_DRIVER_LINE8 (0x1u << 8)
1610 #define PIO_DRIVER_LINE8_LOW_DRIVE (0x0u << 8)
1611 #define PIO_DRIVER_LINE8_HIGH_DRIVE (0x1u << 8)
1612 #define PIO_DRIVER_LINE9 (0x1u << 9)
1613 #define PIO_DRIVER_LINE9_LOW_DRIVE (0x0u << 9)
1614 #define PIO_DRIVER_LINE9_HIGH_DRIVE (0x1u << 9)
1615 #define PIO_DRIVER_LINE10 (0x1u << 10)
1616 #define PIO_DRIVER_LINE10_LOW_DRIVE (0x0u << 10)
1617 #define PIO_DRIVER_LINE10_HIGH_DRIVE (0x1u << 10)
1618 #define PIO_DRIVER_LINE11 (0x1u << 11)
1619 #define PIO_DRIVER_LINE11_LOW_DRIVE (0x0u << 11)
1620 #define PIO_DRIVER_LINE11_HIGH_DRIVE (0x1u << 11)
1621 #define PIO_DRIVER_LINE12 (0x1u << 12)
1622 #define PIO_DRIVER_LINE12_LOW_DRIVE (0x0u << 12)
1623 #define PIO_DRIVER_LINE12_HIGH_DRIVE (0x1u << 12)
1624 #define PIO_DRIVER_LINE13 (0x1u << 13)
1625 #define PIO_DRIVER_LINE13_LOW_DRIVE (0x0u << 13)
1626 #define PIO_DRIVER_LINE13_HIGH_DRIVE (0x1u << 13)
1627 #define PIO_DRIVER_LINE14 (0x1u << 14)
1628 #define PIO_DRIVER_LINE14_LOW_DRIVE (0x0u << 14)
1629 #define PIO_DRIVER_LINE14_HIGH_DRIVE (0x1u << 14)
1630 #define PIO_DRIVER_LINE15 (0x1u << 15)
1631 #define PIO_DRIVER_LINE15_LOW_DRIVE (0x0u << 15)
1632 #define PIO_DRIVER_LINE15_HIGH_DRIVE (0x1u << 15)
1633 #define PIO_DRIVER_LINE16 (0x1u << 16)
1634 #define PIO_DRIVER_LINE16_LOW_DRIVE (0x0u << 16)
1635 #define PIO_DRIVER_LINE16_HIGH_DRIVE (0x1u << 16)
1636 #define PIO_DRIVER_LINE17 (0x1u << 17)
1637 #define PIO_DRIVER_LINE17_LOW_DRIVE (0x0u << 17)
1638 #define PIO_DRIVER_LINE17_HIGH_DRIVE (0x1u << 17)
1639 #define PIO_DRIVER_LINE18 (0x1u << 18)
1640 #define PIO_DRIVER_LINE18_LOW_DRIVE (0x0u << 18)
1641 #define PIO_DRIVER_LINE18_HIGH_DRIVE (0x1u << 18)
1642 #define PIO_DRIVER_LINE19 (0x1u << 19)
1643 #define PIO_DRIVER_LINE19_LOW_DRIVE (0x0u << 19)
1644 #define PIO_DRIVER_LINE19_HIGH_DRIVE (0x1u << 19)
1645 #define PIO_DRIVER_LINE20 (0x1u << 20)
1646 #define PIO_DRIVER_LINE20_LOW_DRIVE (0x0u << 20)
1647 #define PIO_DRIVER_LINE20_HIGH_DRIVE (0x1u << 20)
1648 #define PIO_DRIVER_LINE21 (0x1u << 21)
1649 #define PIO_DRIVER_LINE21_LOW_DRIVE (0x0u << 21)
1650 #define PIO_DRIVER_LINE21_HIGH_DRIVE (0x1u << 21)
1651 #define PIO_DRIVER_LINE22 (0x1u << 22)
1652 #define PIO_DRIVER_LINE22_LOW_DRIVE (0x0u << 22)
1653 #define PIO_DRIVER_LINE22_HIGH_DRIVE (0x1u << 22)
1654 #define PIO_DRIVER_LINE23 (0x1u << 23)
1655 #define PIO_DRIVER_LINE23_LOW_DRIVE (0x0u << 23)
1656 #define PIO_DRIVER_LINE23_HIGH_DRIVE (0x1u << 23)
1657 #define PIO_DRIVER_LINE24 (0x1u << 24)
1658 #define PIO_DRIVER_LINE24_LOW_DRIVE (0x0u << 24)
1659 #define PIO_DRIVER_LINE24_HIGH_DRIVE (0x1u << 24)
1660 #define PIO_DRIVER_LINE25 (0x1u << 25)
1661 #define PIO_DRIVER_LINE25_LOW_DRIVE (0x0u << 25)
1662 #define PIO_DRIVER_LINE25_HIGH_DRIVE (0x1u << 25)
1663 #define PIO_DRIVER_LINE26 (0x1u << 26)
1664 #define PIO_DRIVER_LINE26_LOW_DRIVE (0x0u << 26)
1665 #define PIO_DRIVER_LINE26_HIGH_DRIVE (0x1u << 26)
1666 #define PIO_DRIVER_LINE27 (0x1u << 27)
1667 #define PIO_DRIVER_LINE27_LOW_DRIVE (0x0u << 27)
1668 #define PIO_DRIVER_LINE27_HIGH_DRIVE (0x1u << 27)
1669 #define PIO_DRIVER_LINE28 (0x1u << 28)
1670 #define PIO_DRIVER_LINE28_LOW_DRIVE (0x0u << 28)
1671 #define PIO_DRIVER_LINE28_HIGH_DRIVE (0x1u << 28)
1672 #define PIO_DRIVER_LINE29 (0x1u << 29)
1673 #define PIO_DRIVER_LINE29_LOW_DRIVE (0x0u << 29)
1674 #define PIO_DRIVER_LINE29_HIGH_DRIVE (0x1u << 29)
1675 #define PIO_DRIVER_LINE30 (0x1u << 30)
1676 #define PIO_DRIVER_LINE30_LOW_DRIVE (0x0u << 30)
1677 #define PIO_DRIVER_LINE30_HIGH_DRIVE (0x1u << 30)
1678 #define PIO_DRIVER_LINE31 (0x1u << 31)
1679 #define PIO_DRIVER_LINE31_LOW_DRIVE (0x0u << 31)
1680 #define PIO_DRIVER_LINE31_HIGH_DRIVE (0x1u << 31)
1681 /* -------- PIO_PCMR : (PIO Offset: 0x0150) Parallel Capture Mode Register -------- */
1682 #define PIO_PCMR_PCEN (0x1u << 0)
1683 #define PIO_PCMR_DSIZE_Pos 4
1684 #define PIO_PCMR_DSIZE_Msk (0x3u << PIO_PCMR_DSIZE_Pos)
1685 #define PIO_PCMR_DSIZE(value) ((PIO_PCMR_DSIZE_Msk & ((value) << PIO_PCMR_DSIZE_Pos)))
1686 #define PIO_PCMR_DSIZE_BYTE (0x0u << 4)
1687 #define PIO_PCMR_DSIZE_HALFWORD (0x1u << 4)
1688 #define PIO_PCMR_DSIZE_WORD (0x2u << 4)
1689 #define PIO_PCMR_ALWYS (0x1u << 9)
1690 #define PIO_PCMR_HALFS (0x1u << 10)
1691 #define PIO_PCMR_FRSTS (0x1u << 11)
1692 /* -------- PIO_PCIER : (PIO Offset: 0x0154) Parallel Capture Interrupt Enable Register -------- */
1693 #define PIO_PCIER_DRDY (0x1u << 0)
1694 #define PIO_PCIER_OVRE (0x1u << 1)
1695 #define PIO_PCIER_ENDRX (0x1u << 2)
1696 #define PIO_PCIER_RXBUFF (0x1u << 3)
1697 /* -------- PIO_PCIDR : (PIO Offset: 0x0158) Parallel Capture Interrupt Disable Register -------- */
1698 #define PIO_PCIDR_DRDY (0x1u << 0)
1699 #define PIO_PCIDR_OVRE (0x1u << 1)
1700 #define PIO_PCIDR_ENDRX (0x1u << 2)
1701 #define PIO_PCIDR_RXBUFF (0x1u << 3)
1702 /* -------- PIO_PCIMR : (PIO Offset: 0x015C) Parallel Capture Interrupt Mask Register -------- */
1703 #define PIO_PCIMR_DRDY (0x1u << 0)
1704 #define PIO_PCIMR_OVRE (0x1u << 1)
1705 #define PIO_PCIMR_ENDRX (0x1u << 2)
1706 #define PIO_PCIMR_RXBUFF (0x1u << 3)
1707 /* -------- PIO_PCISR : (PIO Offset: 0x0160) Parallel Capture Interrupt Status Register -------- */
1708 #define PIO_PCISR_DRDY (0x1u << 0)
1709 #define PIO_PCISR_OVRE (0x1u << 1)
1710 /* -------- PIO_PCRHR : (PIO Offset: 0x0164) Parallel Capture Reception Holding Register -------- */
1711 #define PIO_PCRHR_RDATA_Pos 0
1712 #define PIO_PCRHR_RDATA_Msk (0xffffffffu << PIO_PCRHR_RDATA_Pos)
1715 
1716 
1717 #endif /* _SAMV71_PIO_COMPONENT_ */
__IO
#define __IO
Definition: core_cm7.h:287
__O
#define __O
Definition: core_cm7.h:286
Pio
Pio hardware registers.
Definition: component_pio.h:41
Pio::PIO_VERSION
__I uint32_t PIO_VERSION
(Pio Offset: 0x00FC) Version Register
Definition: component_pio.h:100
__I
#define __I
Definition: core_cm7.h:284
Generated by   doxygen 1.8.15