RTEMS  5.1
wd80x3.h
Go to the documentation of this file.
1 
7 /*
8  * Information about the DP8390 Ethernet controller.
9  */
10 
11 #ifndef __BSP_WD80x3_h
12 #define __BSP_WD80x3_h
13 
14 /* Register descriptions */
15 
29 #define DATAPORT 0x10
30 
31 #define RESET 0x1f
32 
33 #define W83CREG 0x00
34 #define ADDROM 0x08
35 
43 #define CMDR 0x00+RO
44 
45 #define CLDA0 0x01+RO
46 
47 #define CLDA1 0x02+RO
48 
49 #define BNRY 0x03+RO
50 
51 #define TSR 0x04+RO
52 
53 #define NCR 0x05+RO
54 
55 #define FIFO 0x06+RO
56 
57 #define ISR 0x07+RO
58 
59 #define CRDA0 0x08+RO
60 
61 #define CRDA1 0x09+RO
62 
63 #define RSR 0x0C+RO
64 
65 #define CNTR0 0x0D+RO
66 
67 #define CNTR1 RO+0x0E
68 
69 #define CNTR2 0x0F+RO
70 
79 #define PSTART 0x01+RO
80 
81 #define PSTOP 0x02+RO
82 
83 #define TPSR 0x04+RO
84 
85 #define TBCR0 0x05+RO
86 
87 #define TBCR1 0x06+RO
88 
89 #define RSAR0 0x08+RO
90 
91 #define RSAR1 0x09+RO
92 
93 #define RBCR0 0x0A+RO
94 
95 #define RBCR1 0x0B+RO
96 
97 #define RCR 0x0C+RO
98 
99 #define TCR 0x0D+RO
100 
101 #define DCR RO+0x0E
102 
103 #define IMR 0x0F+RO
104 
113 #define PAR 0x01+RO
114 
115 #define CURR 0x07+RO
116 
117 #define MAR 0x08+RO
118 
119 #define MARsize 8
120 
129 #define MSK_RESET 0x80
130 #define MSK_ENASH 0x40
131 
132 #define MSK_DECOD 0x3F
133 
142 #define MSK_STP 0x01
143 
144 #define MSK_STA 0x02
145 
146 #define MSK_TXP 0x04
147 
148 #define MSK_RRE 0x08
149 
150 #define MSK_RWR 0x10
151 
152 #define MSK_RD2 0x20
153 
154 #define MSK_PG0 0x00
155 
156 #define MSK_PG1 0x40
157 
158 #define MSK_PG2 0x80
159 
167 /* @brief rx with no error */
168 #define MSK_PRX 0x01
169 /* @brief tx with no error */
170 #define MSK_PTX 0x02
171 /* @brief rx with error */
172 #define MSK_RXE 0x04
173 /* @brief tx with error */
174 #define MSK_TXE 0x08
175 /* @brief overwrite warning */
176 #define MSK_OVW 0x10
177 /* @brief MSB of one of the tally counters is set */
178 #define MSK_CNT 0x20
179 /* @brief remote dma completed */
180 #define MSK_RDC 0x40
181 /* @brief reset state indicator */
182 #define MSK_RST 0x80
183 
192 #define MSK_WTS 0x01
193 
194 #define MSK_BOS 0x02
195 
196 #define MSK_LAS 0x04
197 
198 #define MSK_BMS 0x08
199 
200 #define MSK_ARM 0x10
201 
202 #define MSK_FT00 0x00
203 
204 #define MSK_FT01 0x20
205 
206 #define MSK_FT10 0x40
207 
208 #define MSK_FT11 0x60
209 
218 #define MSK_SEP 0x01
219 
220 #define MSK_AR 0x02
221 
222 #define MSK_AB 0x04
223 
224 #define MSK_AM 0x08
225 
226 #define MSK_PRO 0x10
227 
228 #define MSK_MON 0x20
229 
238 #define MSK_CRC 0x01
239 
240 #define MSK_LOOP 0x02
241 
242 #define MSK_BCST 0x04
243 
244 #define MSK_LB01 0x06
245 
246 #define MSK_ATD 0x08
247 
248 #define MSK_OFST 0x10
249 
258 #define SMK_PRX 0x01
259 
260 #define SMK_CRC 0x02
261 
262 #define SMK_FAE 0x04
263 
264 #define SMK_FO 0x08
265 
266 #define SMK_MPA 0x10
267 
268 #define SMK_PHY 0x20
269 
270 #define SMK_DIS 0x40
271 
272 #define SMK_DEF 0x80
273 
282 #define SMK_PTX 0x01
283 
284 #define SMK_DFR 0x02
285 
286 #define SMK_COL 0x04
287 
288 #define SMK_ABT 0x08
289 
290 #define SMK_CRS 0x10
291 
292 #define SMK_FU 0x20
293 
294 #define SMK_CDH 0x40
295 
296 #define SMK_OWC 0x80
297 
302 #endif
303 /* end of include */